본 논문은 생체 전기 신호 처리를 위한 저전력 고해상도의 재구성 가능한 하이브리드 ADC를 제안한다. 제안하는 ADC는 최상위 비트(MSB)를 처리하는 SAR ADC와 최하위 비트(LSB)를 처리하는 싱글 슬로프 ADC로 구성되어 있다. 싱글 슬로프 ADC의 해상도에 따라 기하급수적으로 증가하는 샘플링 속도 문제를 해결하기 위해, SAR ADC는 8~10비트로 재구성 가능하도록 설계되었으며, 싱글 슬로프 ADC는 4비트 해상도로 구성되었다. 이러한 해상도 재구성을 위해, 싱글 슬로프 ADC의 4비트 디지털 코드를 SARADC의 해상도에 맞추기 위해 비트 이동 연산을 수행하는 비트 이동 방식을 구현하였다. 제안된 ADC는 CMOS 28nm 1-poly 8-metal 공정을 사용하여 설계되었으며, 레이아웃 면적은 1180um × 550um이다. 시뮬레이션 결과에서 전력 소모는 32.7uW로, 이는 아날로그 전력 24.8uW와 디지털 전력 7.9uW를 포함한다. INL/DNL은 각각 ±1.5LSB / ±1.5LSB이다. ENoB와 FoM은 각각 11.9비트와 25.6fJ/step으로 측정되었다.