표제지
목차
제1장 연구개발과제의 개요 25
제1절 연구개발의 필요성 25
1. 기술개발의 경제·사회·기술적 중요성 25
제2장 년차별 주요 실적 28
제1절 1차년도 주요 실적 요약(제목없음) 28
제2절 2차년도 주요 실적 요약 28
1. 연구개발 내용 28
2. 연구개발 실적 28
3. 하드웨어 사양 및 기본 기능 40
4. 연구개발 평가 77
제3절 3차년도 주요 실적 요약 78
1. 연구개발 내용 78
2. 연구개발 실적 78
3. 3차년도 연구개발 내용 및 실적 본문 80
4. 3차년도 연구개발 평가 146
제4절 4차년도 주요 실적 요약 147
1. 연구개발 내용 147
2. 연구개발 실적 147
3. 4차년도 연구개발 평가 301
제5절 5차년도 주요 실적 요약 303
1. 연구개발 내용 303
2. 연구개발 실적 303
3. 5차년도 연구개발 평가 357
제6절 당해년도 주요 실적 요약 359
1. 연구개발 내용 359
2. 연구개발 실적 360
3. 6차년도 연구개발 평가 531
제3장 국내·외 기술개발 현황 532
1. 국내 기술동향 532
2. 국외 기술동향 532
3. 기술동향 분석 결론 533
제4장 연구개발 수행 내용 및 결과 534
제1절 기능사양서 534
1. 적용 534
2. TMS 기능 및 개요 534
3. System 구성 539
4. 제어전원차단 545
5. Battery 감시 및 제어 546
6. 운전제어 547
7. 기기 투입의 개방·감시 556
8. 운전실 선택 Monitoring 559
9. 가선전압 검지 Monitoring by TMS 561
10. MCB 투입/차단제어 562
11. 중앙장치간의 MASTER & SLAVE 전환 흐름 (메인통신 제어권교환) 563
12. 견인/제동 모드 제어 및 Monitoring 564
13. Preset Speed 제어 566
14. 열차속도 검지 및 전송 569
15. Train Speed Limit 제어 571
16. 구원 제동 제어 571
17. 차량상태 감시 및 제어 572
18. 공기압 검지 MRPS, BC 압력 검지 574
19. 전원 NFB Monitoring 575
20. MTF Cooling Monitoring 575
21. By-pass Switches 상태 Monitoring 576
22. 열차상태 Monitor 제어 576
23. ATS장치 Monitoring 578
24. ATP장치 Monitoring(예비 확보) 578
25. 여압장치 동작상태 감시 578
26. HVAC장치 감시 및 제어 579
27. 조명 제어 581
28. PSS 장치 582
29. 출입문 제어 583
30. 화장실 제어 583
31. 화재 검지 제어 584
제2절 인터페이스 사양서 586
1. Brake 인터페이스 사양서 586
2. C/I 인터페이스 사양서 613
3. CMSB 인터페이스 사양서 628
4. CTE 인터페이스 사양서 636
5. Encoder/Decoder 인터페이스 사양서 655
6. HVAC 인터페이스 사양서 661
7. DCU 인터페이스 사양서 671
8. PSS 인터페이스 사양서 683
9. SIV 인터페이스 사양서 695
10. TTP 인터페이스 사양서 715
11. ATP 인터페이스 사양서 721
제3절 화면장치 사양 731
1. 개요 731
2. 구성 731
3. 화면의 구성 방식 733
4. 화면구성 735
제4절 하드웨어 사양서 776
1. TMS 하드웨어 구성 776
제5절 구성품 시험절차서 807
1. 적용 807
2. 적용 규격 807
3. 시험 종류 808
4. 시험 구분 810
5. 시험 사양 811
6. 시험 결과 기록서 826
제6절 조합시험절차서 847
1. 적용 범위 847
2. 조합 시험 조건 847
3. 시뮬레이터에 따른 시험 기준 854
4. 화면에 따른 시험 기준 871
제7절 입출력 List 879
1. TC I/O List(통신/Al) 879
2. TC I/O List(DC24V-Dl) 883
3. TC I/O List(DC100v-Dl100) 892
4. CC I/O List(통신/AI) 898
5. CC I/O List(24V-DI) 901
6. CC I/O List(DC100V-DI/DO) 906
7. DSP I/O List 911
제8절 회로도 912
1. WMPU860 912
2. SCM2 922
3. MIU2 931
4. DIU100 939
5. DIP 945
6. AUX 955
7. AIU 965
8. DO 100 970
9. TMSTCBBM 975
10. TMSTCBBS 982
11. TMSTCBBSS 991
12. TMSCCBB 1008
13. TMSCCBBE 1013
14. TMSCCEJP 1017
제5장 연구개발 결과의 활용계획 1019
제1절 연구개발 경과의 활용계획 1019
1. 연구개발 경과의 활용계획 1019
제6장 참고문헌 1020
[부록 1] 도면자료 1020
제1절 도면 1020
판권기
표 2.2.1. 연구개발 내용 28
표 2.2.2. 기능분류 32
표 2.2.2. 기능분류-1 33
표 2.2.2. 기능분류-2 34
표 2.2.3. 통신사양일람 45
표 2.2.4. 공통사양 57
표 2.2.5. M-CPU 성능 60
표 2.2.6. MIU 성능 62
표 2.2.7. IC Card 성능 62
표 2.2.8. SCM 성능 64
표 2.2.8. SCM 성능-1 65
표 2.2.9. D100 성능 67
표 2.2.10. D124 성능 68
표 2.2.11. D24 성능 70
표 2.2.12. AIU 성능 71
표 2.2.13. Power 성능 74
표 2.3.1. 연구개발 목표 및 내용 78
표 2.3.2. 통신사양일람 94
표 2.3.3. TC PCB Module 구성 95
표 2.3.4. CC1 PCB Module 구성 97
표 2.3.5. CC2 PCB Module 구성 98
표 2.3.6. DSP 사양 99
표 2.3.7. TTX차량용 TMS 디지털 신호 입/출력 정보 리스트 101
표 2.4.1. 연구개발 목표 및 내용 147
표 2.4.2. SDR/TDR Code 154
표 2.4.3. SD Code 155
표 2.4.4. Trace Data 상세 252
표 2.4.5. 공통사양 259
표 2.4.6. 시험구분 264
표 2.4.7. 시험기준 273
표 2.4.8. 시험기준 275
표 2.4.9. 시험구분 301
표 2.5.1. 연구개발 목표 및 내용 303
표 2.5.2. 장치간 인터페이스 사양 311
표 2.5.3. 시험구분 357
표 4.1.1. TMS 기능일람표 536
표 4.1.2. 통신일람표 544
표 4.1.3. Battery 제어 구분 546
표 4.1.4. HCR/TCR 제어조건 560
표 4.1.5. 견인/제동 Notch Data 565
표 4.1.6. 조명 제어 모드 581
표 4.2.1. SDR/TDR Code 591
표 4.2.2. SD Code 592
표 4.4.1. 공통사양 776
표 4.5.1. 시험구분 810
표 4.5.2. 시험기준 819
표 4.5.3. 시험기준 821
표 4.6.1. 장치간 인터페이스 사양 853
그림 2.2.1. Mode 전환도 34
그림 2.2.2/2.2.3. 편성 구성도 37
그림 2.2.3/2.2.4. Flag감시 방식 38
그림 2.2.4/2.2.5. DC 100v 디지털 신호 인터페이스 42
그림 2.2.5/2.2.6. DC 24V 디지털 신호 인터페이스 42
그림 2.2.6/2.2.7. 아날로그 신호 인터페이스 43
그림 2.2.7/2.2.8. 전송 신호 인터페이스 43
그림 2.2.8/2.2.9. 화면 Mode 천이도 54
그림 2.2.9/2.2.10. MPU 블럭도 59
그림 2.2.10/2.2.11. MIU 블럭도 61
그림 2.2.11/2.2.12. SCM 블럭도 63
그림 2.2.12/2.2.13. D100 블럭도 66
그림 2.2.13/2.2.14. D124 블럭도 68
그림 2.2.14/2.2.15. D24 블럭도 69
그림 2.2.15/2.2.16. AIU 블럭도 71
그림 2.2.16/2.2.17. P/S 블럭도 73
그림 2.2.17/2.2.18. E-NET 블럭도 75
그림 2.3.1. 화면 Mode 천이도 80
그림 2.3.2. 기관사 Mode 화면 82
그림 2.3.3. 차량상태 Mode 화면 83
그림 2.3.4. 검수화면 85
그림 2.3.5. 보정 Mode 화면 87
그림 2.3.6. 설정 Mode 화면 87
그림 2.3.7. DC 100v 디지털 신호 인터페이스 90
그림 2.3.8. DC 24V 디지털 신호 인터페이스 90
그림 2.3.9. 아날로그 신호 인터페이스 91
그림 2.3.10. 전송 신호 인터페이스(20mA) 91
그림 2.3.11. 전송 신호 인터페이스(RS485 4선식) 91
그림 2.3.12. 전송 신호 인터페이스(RS485 2선식) 92
그림 2.3.13. Block Diagram of TC 96
그림 2.3.14. Block Diagram of CC1 97
그림 2.3.15. Block Diagram of CC2 98
그림 2.3.16. Diagram of DSP 100
그림 2.4.1. 편성구성도 148
그림 2.4.2. 하드웨어 구성도 150
그림 2.4.3. 통신 하드웨어 접속도 151
그림 2.4.4. 제동 제어 개념도 170
그림 2.4.5. 편성 구성도 176
그림 2.4.6. 하드웨어 접속도 177
그림 2.4.7. 편성 구성도 185
그림 2.4.8. 하드웨어 접속도 186
그림 2.4.9. 편성 구성도 193
그림 2.4.10. 하드웨어 접속도 194
그림 2.4.11. 편성 접속도 213
그림 2.4.12. 하드웨어 접속도 214
그림 2.4.13. 편성 구성도 219
그림 2.4.14. 하드웨어 접속도 220
그림 2.4.15. 장치간 접속도 221
그림 2.4.16. 편성 구성도 231
그림 2.4.17. 하드웨어 접속도 232
그림 2.4.18. 출입문 개방 신호 출력 241
그림 2.4.19. 디지털 Fault 체크 개념도 242
그림 2.4.20. 편성 구성도 243
그림 2.4.21. 하드웨어 접속도 244
그림 2.4.22. 편성 구성도 253
그림 2.4.23. 하드웨어 접속도 254
그림 2.4.24. Train Computer 외형도 259
그림 2.4.25. Car Computer 외형도 260
그림 2.4.26. Display Unit 외형도 260
그림 2.4.27. 과전압 시험파형 272
그림 2.4.28. 과전압 시험회로 272
그림 2.4.29. 서지 시험회로 274
그림 2.4.30. 서지 시험파형 274
그림 2.5.1. DC100V 디지털 신호 인터페이스 307
그림 2.5.2. DC 24V 디지털 신호 인터 페이스 307
그림 2.5.3. 아날로그 신호 인터페이스 307
그림 2.5.4. RS-485 2선식 전송 신호 인터페이스 308
그림 2.5.5. RS-485 4선식 전송 신호 인터페이스 308
그림 2.5.6. TMS-BRAKE 시험결과 338
그림 2.5.7. ECU 통신 Interface 시험 339
그림 2.5.8. 통신 주기 측정 339
그림 2.5.9. TMS-CMSB 시험 결과 340
그림 2.5.10. CMSB 통신 Interface 시험 341
그림 2.5.11. 통신 주기 측정 341
그림 2.5.12. TMS-HVAC 시험결과 342
그림 2.5.13. HVAC 통신 Interface 시험 343
그림 2.5.14/2.5.18. 통신 주기, Level 측정 343
그림 2.5.15/2.5.19. TMS-DCU 시험 결과 344
그림 2.5.16/2.5.20. DCU 통신 Interface 시험 345
그림 2.5.17/2.5.21. 통신 주기 측정 345
그림 2.5.18/2.5.22. TMS-PSS 시험 결과 346
그림 2.5.19/2.5.23. PSS 통신 Interface 시험 347
그림 2.5.20/2.5.24. 통신 파형 측정 347
그림 2.5.21/2.5.25. TMS-SIV 시험 결과 348
그림 2.5.22/2.5.26. SIV 통신 Interface 시험 349
그림 2.5.23/2.5.27. 통신 주기, Level 측정 349
그림 2.5.24/2.5.28. 외관, 치수 검사 351
그림 2.5.25/2.5.29. 절연 저항, 내 전압 시험 351
그림 2.5.26/2.5.30. 시험 측정장비 352
그림 2.5.27/2.5.31. 정전기 방전 시험(ESD) 353
그림 2.5.28/2.5.32. 고조파 전자계 유도전도 방해 시험(CS) 353
그림 2.5.29/2.5.33. 방사 고조파 방해 시험(RS) 354
그림 2.5.30/2.5.34. 과도 버스트 시험 354
그림 2.5.31/2.5.35. 서지 시험 (1.2kV 인가) 355
그림 2.5.32/2.5.36. Car Computer 진동시험 356
그림 2.5.33/2.5.37. Display Unit 진동 시험 356
그림 2.6.1. MCP car의 TC, CC 현차 취부 상태 402
그림 2.6.2. MCP car의 DU 현차 취부 상태 402
그림 2.6.3. 표시장치로 차량의 상태 확인 403
그림 2.6.4. 역행, 제동시험시 제어상태 확인 404
그림 2.6.5. 배전반에서 CC의 통신 및 I/O 확인 405
그림 2.6.6. 운전실에서 TC의 통신 및 I/O 확인 405
그림 2.6.7. TMS ↔ C/I 인터페이스 협의1(제목없음) 406
그림 2.6.8. TMS ↔ C/I 인터페이스 협의2(제목없음) 407
그림 2.6.9. TMS ↔ C/I 인터페이스 협의3(제목없음) 408
그림 2.6.10. TMS ↔ C/I 인터페이스 협의4(제목없음) 409
그림 2.6.11. TMS ↔ C/I 인터페이스 협의5(제목없음) 410
그림 2.6.12. TMS ↔ C/I 인터페이스 협의6(제목없음) 411
그림 2.6.13. TMS ↔ C/I 인터페이스 협의7(제목없음) 412
그림 2.6.14. CTE 인터페이스 시험 413
그림 2.6.15. Protocol Analyzer로 통신 data 확인 413
그림 2.6.16. 운전상태 화면에 틸팅 상태와 틸팅 각도 현시 414
그림 2.6.17. 치상태 화면에 틸팅 기동에 대한 CTE 상태 현시 414
그림 2.6.18. TMS & 표시기의 틸팅 상태, 속도 현시 415
그림 2.6.19. Main loop 통신보완 시험 416
그림 2.6.20. Main loop 통신 보완품 417
그림 2.6.21. Main loop 통신보완(Bypass relay 추가) 418
그림 2.6.22. Main loop 통신보완 (통신 Line의 배선 경로 보완) 419
그림 2.6.23. TMS의 운행 상태 현시 및 기록 420
그림 2.6.24. 장치간 통신구성 421
그림 2.6.25. 2007년 6월 20일 ATS 관련 기록 423
그림 2.6.26. 2007년 6월 20일 CC1 관련 기록 424
그림 2.6.27. 2007년 6월 20일 CC2 관련 기록 425
그림 2.6.28. 2007년 6월 20일 CC3 관련 기록 426
그림 2.6.29. 2007년 6월 20일 CC4 관련 기록 427
그림 2.6.30. 2007년 6월 20일 CC5 관련 기록 428
그림 2.6.31. 2007년 6월 20일 CC6 관련 기록 429
그림 2.6.32. 2007년 6월 20일 CTE 관련 기록 430
그림 2.6.33. 2007년 6월 20일 ED 관련 기록 431
그림 2.6.34. 2007년 6월 20일 M1 car BOU 관련 기록 432
그림 2.6.35. 2007년 6월 20일 M2 car BOU 관련 기록 433
그림 2.6.36. 2007년 6월 20일 M1 car C/I 1군 관련 기록 434
그림 2.6.37. 2007년 6월 20일 M1 car C/I 2군 관련 기록 435
그림 2.6.38. 2007년 6월 20일 M2 car BOU1 관련 기록 436
그림 2.6.39. 2007년 6월 20일 M2 car MOU2 관련 기록 437
그림 2.6.40. 2007년 6월 20일 M2 car C/I 1군 관련 기록 438
그림 2.6.41. 2007년 6월 20일 M2 car C/I 2군 관련 기록 439
그림 2.6.42. 2007년 6월 20일 MCP1 car BOU1 관련 기록 440
그림 2.6.43. 2007년 6월 20일 MCP1 car BOU2 관련 기록 441
그림 2.6.44. 2007년 6월 20일 MCP1 car C/I 1군 관련 기록 442
그림 2.6.45. 2007년 6월 20일 MCP1 car C/I 2군 관련 기록 443
그림 2.6.46. 2007년 6월 20일 MCP2 car BOU1 관련 기록 444
그림 2.6.47. 2007년 6월 20일 MCP2 car BOU2 관련 기록 445
그림 2.6.48. 2007년 6월 20일 MCP2 car C/I 1군 관련 기록 446
그림 2.6.49. 2007년 6월 20일 MCP2 car C/I 2군 관련 기록 447
그림 2.6.50. 2007년 6월 20일 TH car SIV 관련 기록 448
그림 2.6.51. 2007년 6월 20일 T car SIV 관련 기록 449
그림 2.6.52. 2007년 6월 27일 ATS 관련 기록 450
그림 2.6.53. 2007년 6월 27일 CC1 관련 기록 451
그림 2.6.54. 2007년 6월 27일 CC2 관련 기록 452
그림 2.6.55. 2007년 6월 27일 CC3 관련 기록 453
그림 2.6.56. 2007년 6월 27일 CC4 관련 기록 454
그림 2.6.57. 2007년 6월 27일 CC5 관련 기록 455
그림 2.6.58. 2007년 6월 27일 CC6 관련 기록 456
그림 2.6.59. 2007년 6월 27일 CTE 관련 기록 457
그림 2.6.60. 2007년 6월 27일 Encoder Decoder 관련 기록 458
그림 2.6.61. 2007년 6월 27일 M1 car BOU1 관련 기록 459
그림 2.6.62. 2007년 6월 27일 M1 car BOU2 관련 기록 460
그림 2.6.63. 2007년 6월 27일 M1 car C/I 1군 관련 기록 461
그림 2.6.64. 2007년 6월 27일 M1 car C/I 2군 관련 기록 462
그림 2.6.65. 2007년 6월 27일 M2 car BO1I 관련 기록 463
그림 2.6.66. 2007년 6월 27일 M2 car BOU2 관련 기록 464
그림 2.6.67. 2007년 6월 27일 M2 car C/I 1군 관련 기록 465
그림 2.6.68. 2007년 6월 27일 M2 car C/I 2군 관련 기록 466
그림 2.6.69. 2007년 6월 27일 MCP1 car BOU1 관련 기록 467
그림 2.6.70. 2007년 6월 27일 MCP1 car BOU2 관련 기록 468
그림 2.6.71. 2007년 6월 27일 MCP1 car C/I 1군 관련 기록 469
그림 2.6.72. 2007년 6월 27일 MCP1 car C/I 2군 관련 기록 470
그림 2.6.73. 2007년 6월 27일 MCP2 car BOU1 관련 기록 471
그림 2.6.74. 2007년 6월 27일 MCP2 car BOU2 관련 기록 472
그림 2.6.75. 2007년 6월 27일 MCP2 car C/I 1군 관련 기록 473
그림 2.6.76. 2007년 6월 27일 MCP2 car C/I 2군 관련 기록 474
그림 2.6.77. 2007년 6월 27일 TH car SIV 관련 기록 475
그림 2.6.78. 2007년 6월 27일 T car SIV 관련 기록 476
그림 2.6.79. 2007년 7월 4일 ATS 관련 기록 477
그림 2.6.80. 2007년 7월 4일 CC1 관련 기록 478
그림 2.6.81. 2007년 7월 4일 CC2 관련 기록 479
그림 2.6.82. 2007년 7월 4일 CC3 관련 기록 480
그림 2.6.83. 2007년 7월 4일 CC4 관련 기록 481
그림 2.6.84. 2007년 7월 4일 CC5 관련 기록 482
그림 2.6.85. 2007년 7월 4일 CC6 관련 기록 483
그림 2.6.86. 2007년 7월 4일 CTE 관련 기록 484
그림 2.6.87. 2007년 7월 4일 Encoder/Decoder 관련 기록 485
그림 2.6.88. 2007년 7월 4일 M1 car BOU1 관련 기록 486
그림 2.6.89. 2007년 7월 4일 M1 car BOU2 관련 기록 487
그림 2.6.90. 2007년 7월 4일 M1 car C/I 1군 관련 기록 488
그림 2.6.91. 2007년 7월 4일 M1 car C/I 2군 관련 기록 489
그림 2.6.92. 2007년 7월 4일 M2 car BOU1 관련 기록 490
그림 2.6.93. 2007년 7월 4일 M2 car BOU2 관련 기록 491
그림 2.6.94. 2007년 7월 4일 M2 car C/I 1군 관련 기록 492
그림 2.6.95. 2007년 7월 4일 M2 car C/I 2군 관련 기록 493
그림 2.6.96. 2007년 7월 4일 MCP1 car BOU1 관련 기록 494
그림 2.6.97. 2007년 7월 4일 MCP1 car BOU2 관련 기록 495
그림 2.6.98. 2007년 7월 4일 MCP1 car C/I 1군 관련 기록 496
그림 2.6.99. 2007년 7월 4일 MCP1 car C/I 2군 관련 기록 497
그림 2.6.100. 2007년 7월 4일 MCP2 car BOU1 관련 기록 498
그림 2.6.101. 2007년 7월 4일 MCP2 car BOU2 관련 기록 499
그림 2.6.102. 2007년 7월 4일 MCP2 car C/I 1군 관련 기록 500
그림 2.6.103. 2007년 7월 4일 MCP2 car C/I 2군 관련 기록 501
그림 2.6.104. 2007년 7월 4일 TH car SIV 관련 기록 502
그림 2.6.105. 2007년 7월 4일 T car SIV 관련 기록 503
그림 2.6.106. 2007년 7월 11일 ATS 관련 기록 504
그림 2.6.107. 2007년 7월 11일 CC1 관련 기록 505
그림 2.6.108. 2007년 7월 11일 CC2 관련 기록 506
그림 2.6.109. 2007년 7월 11일 CC3 관련 기록 507
그림 2.6.110. 2007년 7월 11일 CC4 관련 기록 508
그림 2.6.111. 2007년 7월 11일 CC5 관련 기록 509
그림 2.6.112. 2007년 7월 11일 CC6 관련 기록 510
그림 2.6.113. 2007년 7월 11일 CTE 관련 기록 511
그림 2.6.114. 2007년 7월 11일 ED 관련 기록 512
그림 2.6.115. 2007년 7월 11일 M1 car BOU1 관련 기록 513
그림 2.6.116. 2007년 7월 11일 M1 car BOU2 관련 기록 514
그림 2.6.117. 2007년 7월 11일 M1 car C/I 1군 관련 기록 515
그림 2.6.118. 2007년 7월 11일 M1 car C/I 2군 관련 기록 516
그림 2.6.119. 2007년 7월 11일 M2 car BOU1 관련 기록 517
그림 2.6.120. 2007년 7월 11일 M2 car BOU2 관련 기록 518
그림 2.6.121. 2007년 7월 11일 M2 car C/I 1군 관련 기록 519
그림 2.6.122. 2007년 7월 11일 M2 car C/I 2군 관련 기록 520
그림 2.6.123. 2007년 7월 11일 MCP1 car BOU1 관련 기록 521
그림 2.6.124. 2007년 7월 11일 MCP1 car BOU2 관련 기록 522
그림 2.6.125. 2007년 7월 11일 MCP1 car C/I 1군 관련 기록 523
그림 2.6.126. 2007년 7월 11일 MCP1 car C/I 2군 관련 기록 524
그림 2.6.127. 2007년 7월 11일 MCP2 car BOU1 관련 기록 525
그림 2.6.128. 2007년 7월 11일 MCP2 car BOU2 관련 기록 526
그림 2.6.129. 2007년 7월 11일 MCP2 car C/I 1군 관련 기록 527
그림 2.6.130. 2007년 7월 11일 MCP2 car C/I 2군 관련 기록 528
그림 2.6.131. 2007년 7월 11일 TH car SIV 관련 기록 529
그림 2.6.132. 2007년 7월 11일 T car SIV 관련 기록 530
그림 4.1.1. Mode 전환 537
그림 4.1.2. System 장치구성도 539
그림 4.1.3. System 제어 개념도 540
그림 4.1.4. Backup 개념도 542
그림 4.1.5. 제어 전원 차단 개념도 545
그림 4.1.6. Battery 제어 개념도 547
그림 4.1.7. 운전제어 개념도 548
그림 4.1.8. F/S Check 개념도 549
그림 4.1.9. Full Service Brake 개념도 550
그림 4.1.10. Hoding Brake 개념도 552
그림 4.1.11. Brake 불완해, 강제완해 개념도 553
그림 4.1.12. NRB논리도 553
그림 4.1.13. Security Brake 개념도 554
그림 4.1.14. Parking Brake 개념도 555
그림 4.1.15. 고압회로계 개념도 556
그림 4.1.16. Head Control 개념도 561
그림 4.1.17. 가선전압 검지 개념도 561
그림 4.1.18. VCB 투입/차단 개념도 562
그림 4.1.19. TMS의 Mster 전환 흐름도 564
그림 4.1.20. 견인/제동 개념도 566
그림 4.1.21. Preset 개념도 569
그림 4.1.22. 화재감시 개념도 585
그림 4.2.1. 편성구성도 586
그림 4.2.2. 하드웨어 구성도 587
그림 4.2.3. 통신 하드웨어 접속도 588
그림 4.2.4. 제동 제어 개념도 607
그림 4.2.5. 편성 구성도 613
그림 4.2.6. 하드웨어 접속도 614
그림 4.2.7. MASCON Data 전송 블록도 615
그림 4.2.8. 시험 Sequence 627
그림 4.2.9. 편성 구성도 628
그림 4.2.10. 하드웨어 접속도 629
그림 4.2.11. 편성 구성도 636
그림 4.2.12. 하드웨어 접속도 637
그림 4.2.13. 편성 구성도 655
그림 4.2.14. 하드웨어 접속도 656
그림 4.2.15. 편성 구성도 661
그림 4.2.16. 하드웨어 접속도 662
그림 4.2.17. 장치간 접속도 662
그림 4.2.18. 편성 구성도 671
그림 4.2.19. 하드웨어 접속도 672
그림 4.2.20. 장치간 접속연결도 672
그림 4.2.21. 편성 구성도 683
그림 4.2.22. 하드웨어 접속도 684
그림 4.2.23. 출입문 개방 신호 출력 693
그림 4.2.24. 디지털 Fault 체크 개념도 693
그림 4.2.25. 편성 구성도 695
그림 4.2.26. 기본 하드웨어 접속도 696
그림 4.2.27. 편성 구성도 715
그림 4.2.28. 하드웨어 접속도 716
그림 4.2.29. 편성 구성도 721
그림 4.2.30. 하드웨어 접속도 722
그림 4.2.31. Test Sequence 730
그림 4.3.1. 화면구성도 732
그림 4.3.2. 기본화면 베이스 733
그림 4.3.3. 메뉴화면 735
그림 4.3.4. 기본운전 화면 736
그림 4.3.5. 그래프 화면 737
그림 4.3.6. Preset Speed 화면 738
그림 4.3.7. 고장화면 740
그림 4.3.8. 운전화면 741
그림 4.3.9. 객실상태 화면 743
그림 4.3.10. 틸팅 동작 화면 745
그림 4.3.11. 장치상태 화면 1 746
그림 4.3.12. 장치 상태화면 2 746
그림 4.3.13. 장치 상태화면 3 747
그림 4.3.14. 접촉기&콘택터 상태화면 748
그림 4.3.15. 설정화면 749
그림 4.3.16. 열차번호 설정 화면 750
그림 4.3.17. 행선 설정 화면 751
그림 4.3.18. 보정화면 752
그림 4.3.19. 시각 보정화면 753
그림 4.3.20. 지점 보정화면 755
그림 4.3.21. 차량번호 설정화면 756
그림 4.3.22. 검수화면 757
그림 4.3.23. 주행거리 화면 758
그림 4.3.24. 차륜경 설정화면 759
그림 4.3.25. 시리얼 I/O 화면 760
그림 4.3.26. 시리얼 I/O-SIV 화면 761
그림 4.3.27. 시험화면 762
그림 4.3.28. 주변환기 시험화면 1 763
그림 4.3.29. 주변환기 시험화면 2 763
그림 4.3.30. 기록화면 764
그림 4.3.31. 운전 Data 기록화면 765
그림 4.3.32. 소거화면 766
그림 4.3.33. 기록중 화면 766
그림 4.3.34. 메인화면 767
그림 4.3.35. TEST 화면 768
그림 4.3.36. TC I/O 화면 769
그림 4.3.37. CC I/O 화면 770
그림 4.3.38. 운용 다이아 Install 화면 771
그림 4.3.39. 운용 다이아 Install 화면 772
그림 4.3.40. 전송 체크화면 773
그림 4.3.41. 자기 진단 화면 1 774
그림 4.3.42. 자기 진단 화면 2 775
그림 4.4.1. Train Computer 외형도 776
그림 4.4.2. Car Computer 외형도 777
그림 4.4.3. Display Unit 외형도 777
그림 4.4.4. M-CPU 블록 다이어그램 779
그림 4.4.5. M-CPU 기판 781
그림 4.4.6. SCM보드의 블록도 785
그림 4.4.7. SCM2 기판 786
그림 4.4.8. AIU 보드의 블록도 788
그림 4.4.9. AIU 기판 789
그림 4.4.10. AUX 보드의 블록도 791
그림 4.4.11. AUX 기판 792
그림 4.4.12. DOU100 보드의 블록도 794
그림 4.4.13. DOU100 기판 795
그림 4.4.14. DIU100 기판 블록도 797
그림 4.4.15. DIU100 기판 798
그림 4.4.16. DIP 기판 블록도 799
그림 4.4.17. DIP 기판 800
그림 4.4.18. MIU2 기판 블록도 803
그림 4.4.19. MIU2 기판 804
그림 4.4.20. AVR의 블록도 805
그림 4.4.21. AVR 기판 806
그림 4.5.1. 과전압 시험회로 818
그림 4.5.2. 과전압 시험파형 819
그림 4.5.3. 서지 시험회로 820
그림 4.5.4. 서지 시험파형 820
그림 4.6.1. DC100V 디지털 신호 인터페이스 848
그림 4.6.2. DC 24V 디지털 신호 인터페이스 849
그림 4.6.3. 아날로그 신호 인터페이스 849
그림 4.6.4. RS-485 2선식 전송 신호 인터페이스 850
그림 4.6.5. RS-485 4선식 전송 신호 인터페이스 850
그림 4.8.10. WMPU860-MPU 회로도 912
그림 4.8.11. WMPU860-CPLD 회로도 913
그림 4.8.12. WMPU860-Memory 회로도 914
그림 4.8.13. WMPU860-Ethernet Tranceiver 회로도 915
그림 4.8.14. WMPU860-Rs232&RST&LED 회로도 916
그림 4.8.15. WMPU860-중간 Buffer 회로도 917
그림 4.8.16. WMPU860-VME BUFFER 회로도 918
그림 4.8.17. WMPU860-Rs485(1) 회로도 919
그림 4.8.18. WMPU860-Rs485(2) 회로도 920
그림 4.8.19. WMPU860-VME Connector 회로도 921
그림 4.8.20. SCM2-DSP 회로도 922
그림 4.8.21. SCM2-CPLD 회로도 923
그림 4.8.22. SCM2-MEMORY 회로도 924
그림 4.8.23. SCM2-SERIAL CHIP 회로도 925
그림 4.8.24. SCM2-MODEM RX 회로도 926
그림 4.8.25. SCM2-MODEM TXI 회로도 927
그림 4.8.26. SCM2-MODEM TX2 회로도 928
그림 4.8.27. SCM2-VME P1 회로도 929
그림 4.8.28. SCM2-VME P2 회로도 930
그림 4.8.29. MIU2-MPU 회로도 931
그림 4.8.30. MIU2-CPLD 회로도 932
그림 4.8.31. MIU2-NVSRAM 회로도 933
그림 4.8.32. MIU2-NAND Flash Memory 회로도 934
그림 4.8.33. MIU2-PCMCIA 회로도 935
그림 4.8.34. MIU2-RS485 회로도 936
그림 4.8.35. MIU2-BUFFER 회로도 937
그림 4.8.36. MIU2-VME BUS 회로도 938
그림 4.8.37. DIU100-CPLD 회로도 939
그림 4.8.38. DIU100-LED 회로도 940
그림 4.8.39. DIU100-100V INPUT 회로도 941
그림 4.8.40. DIU100-100V INPUT 회로도 942
그림 4.8.41. DIU100-VME P1 회로도 943
그림 4.8.42. DIU100-VME P2 회로도 944
그림 4.8.43. DIP-Bypass 회로도 945
그림 4.8.44. DIP-Bus Interface 회로도 946
그림 4.8.45. Bus Connection 회로도 947
그림 4.8.46. DIP-외부전원 Connection 회로도 948
그림 4.8.47. DIP-INPUT Connection Selection 회로도 949
그림 4.8.48. DIP-24V #1 INPUT 회로도 950
그림 4.8.49. DIP-24V #2 INPUT 회로도 951
그림 4.8.50. DIP-24V #3 INPUT 회로도 952
그림 4.8.51. DIP-24V #4 INPUT 회로도 953
그림 4.8.52. DIP-24V #5 INPUT 회로도 954
그림 4.8.53. AUX-VME Bus Interface 회로도 955
그림 4.8.54. AUX-Bypass 회로도 956
그림 4.8.55. AUX-Connector Connection 회로도 957
그림 4.8.56. AUX-24V #1 Digital Out 회로도 958
그림 4.8.57. AUX-24V #2 Digital Out 회로도 959
그림 4.8.58. AUX-24V #3 Digital Out 회로도 960
그림 4.8.59. AUX-Parity Check 회로도 961
그림 4.8.60. AUX-LED Display 회로도 962
그림 4.8.61. AUX-Power 회로도 963
그림 4.8.62. AUX-Voltage Frequency 회로도 964
그림 4.8.63. 실U-CPLD 회로도 965
그림 4.8.64. AIU-Al 회로도 966
그림 4.8.65. AIU-Digital Out 회로도 967
그림 4.8.66. AIU-VME P1 회로도 968
그림 4.8.67. AIU-VME P2 회로도 969
그림 4.8.68. DO100-Connector Connection 회로도 970
그림 4.8.69. DO100-100V #1 Digital Out 회로도 971
그림 4.8.70. DO100-100V #2 Digital Out 회로도 972
그림 4.8.71. DO100-100V #3 Digital Out 회로도 973
그림 4.8.72. DO100-100V #1 Digital Out 회로도 974
그림 4.8.73. TMSTCBBM-AUX DOU100 Connection 회로도 975
그림 4.8.74. TMSTCBBM-DIU100 DIP Connection 회로도 976
그림 4.8.75. TMSTCBBM-EJP1 Connection 회로도 977
그림 4.8.76. TMSTCBBM-EJP1 Connection 회로도 978
그림 4.8.77. TMSTCBBM-MPU MIU2 AIU Connection 회로도 979
그림 4.8.78. TMSTCBBM-Power Connection 회로도 980
그림 4.8.79. TMSTCBBM-SCM1 SCM2 Connection 회로도 981
그림 4.8.80. TMSTCBBS-AUX DOU100 Connection 회로도 982
그림 4.8.81. TMSTCBBS-CN1 CN2 CN3 Connection 회로도 983
그림 4.8.82. TMSTCBBS-CN4 CN5 Connection 회로도 984
그림 4.8.83. TMSTCBBS-DIU100 DIP Connection 회로도 985
그림 4.8.84. TMSTCBBS-EJP1 Connection 회로도 986
그림 4.8.85. TMSTCBBS-EJP2 Connection 회로도 987
그림 4.8.86. TMSTCBBS-MPU MIU2 AIU Connection 회로도 988
그림 4.8.87. TMSTCBBS-Power Connection 회로도 989
그림 4.8.88. TMSTCBBS-SCM1 SCM2 Connection 회로도 990
그림 4.8.89. TMSTCBBSS-DIP #1 Source Convert(M) 회로도 991
그림 4.8.90. TMSTCBBSS-DIP #2 Source Convert(M) 회로도 992
그림 4.8.91. TMSTCBBSS-DOU100 AIU Connection(M) 회로도 993
그림 4.8.92. TMSTCBBSS-EJP1 Connection(M) 회로도 994
그림 4.8.93. TMSTCBBSS-EJP2 Connection(M) 회로도 995
그림 4.8.94. TMSTCBBSS-Power Connection(M) 회로도 996
그림 4.8.95. TMSTCBBSS-AUX DOU100 Connection(S) 회로도 997
그림 4.8.96. TMSTCBBSS-DIP #1 Source Convert(S) 회로도 998
그림 4.8.97. TMSTCBBSS-DIP #2 source Convert(S) 회로도 999
그림 4.8.98. TMSTCBBSS-DIP Connection(S) 회로도 1000
그림 4.8.99. TMSTCBBSS-EJP1 Connection 회로도 1001
그림 4.8.100. TMSTCBBSS-EJP2 Connection 1002
그림 4.8.101. TMSTCBBSS-MPU Connection 회로도 1003
그림 4.8.102. TMSTCBBSS-Digital Output Fail Safe(S) 회로도 1004
그림 4.8.103. TMSTCBBSS-SCM Fail Safe(S) 회로도 1005
그림 4.8.104. TMSTCBBSS-SCM Fail Safe Spare(S) 1006
그림 4.8.105. TMSTCBBSS-SCM1 SCM2 Connection(S) 회로도 1007
그림 4.8.106. TMSCCBB-AUX DOU100 Connectino 회로도 1008
그림 4.8.107. TMSCCBB-DIU100 DIP 회로도 1009
그림 4.8.108. TMSCCBB-EJP1 Connection 회로도 1010
그림 4.8.109. TMSCCBB-EJP2 Connection 회로도 1011
그림 4.8.110. TMSCCBB-SCM1 SCM2 Connection 회로도 1012
그림 4.8.111. TMSCCBBE-CN1 CN2 CN3 Connection 회로도 1013
그림 4.8.112. TMSCCBBE-CN4 CN5 Connection 회로도 1014
그림 4.8.113. TMSCCBBE-EXTEJP1 Connection 회로도 1015
그림 4.8.114. TMSCCBBE-EXTEJ2 Connection 회로도 1016
그림 4.8.115. TMSCCBBEJP-EXTEJP1 Connection 회로도 1017
그림 4.8.116. TMSCCBBEJP-EXTEJP2 Connection 회로도 1018
그림 6.1.1. TMS TRAIN CONFUTER ASS'Y 1021
그림 6.1.2. TMS CAR CONFUTER(MCP) ASS'Y 1022
그림 6.1.3. TMS CAR CONFUTER(M.T.H) ASS'Y 1023
그림 6.1.4. DISPLAY UNIT ASS'Y 1024
그림 6.1.5. Main INTERFACE WIRING(LOCAL INTERFACE) 1025
그림 6.1.6. MCPU BOARD BLOCK DIAGRAM 1026
그림 6.1.7. MCPU BOARD ASS'Y 1027
그림 6.1.8. AIU BOARD BLOCK DIAGRAM 1028
그림 6.1.9. AIU BOARD ASS'Y 1029
그림 6.1.10. DIU100 BOARD BLOCK DIAGRAM 1030
그림 6.1.11. DIU100 BOARD ASS'Y 1031
그림 6.1.12. SCM2 BOARD BLOCK DIAGRAM 1032
그림 6.1.13. SCM2 BOARD ASS'Y 1033
그림 6.1.14. MIU2 BOARD BLOCK DIAGRAM 1034
그림 6.1.15. MIU2 BOARD ASS'Y 1035
그림 6.1.16. DIP BOARD BLOCK DIAGRAM 1036
그림 6.1.17. DIP BOARD ASS'Y 1037
그림 6.1.18. AUX BOARD BLOCK DIAGRAM 1038
그림 6.1.19. AUX BOARD Ass'y 1039
그림 6.1.20. DOU100 BOARD BLOCK DIAGRAM 1040
그림 6.1.21. DOU100 BOARD Ass'y 1041
그림 6.1.22. TC BACK BOARD BLOCK DIAGRAM 1042
그림 6.1.23. TMS TC BACK BOARD Ass'y 1043
그림 6.1.24. CC BACK BOARD BLOCK DIAGRAM 1044
그림 6.1.25. TMS CC BACK BOARD Ass'y 1045
그림 6.1.26. TRAIN CONFUTER PIN WIRING 1046
그림 6.1.27. CAR CONFUTER WIRING 1047
그림 6.1.28. MAIN INTERFACE WIRING(OPTIC INTERFACE) 1048
그림 6.1.29. MAIN INTERFACE(ETHER-NET INTERFACE) 1049