본문 바로가기 주메뉴 바로가기
22대 대한민국 국회 국회정보길라잡이 국회의원검색
회원가입 로그인
HOME

정보검색

소장정보 검색

국회도서관 홈으로 정보검색 소장정보 검색
결과 내 검색 동의어 포함
결과 내 검색 동의어 포함

-

목차보기

표제지

목차

제1장 서론 9

제2장 V 밴드 PHEMT 설계 및 제작 12

2.1. 에피층 설계 12

2.1.1. 에피층 설계 12

2.2. PHEMT 설계 13

2.2.1. 소자 구조 설계 13

2.2.2. 게이트 전극구조의 설계 14

2.3. PHEMT 제작 16

2.4. PHEMT 측정 19

2.4.1. 직류 특성 측정 19

2.4.2. RF 특성 측정 20

2.5. PHEMT 모델링 22

2.5.1. PHEMT 소신호 모델링 22

2.5.2. PHEMT 대신호 모델링 26

제3장 V 밴드 MIMIC 주파수 체배기 제작을 위한 단위 공정 33

3.1. 묘화 공정 33

3.1.1. 광조사 묘화 공정 34

3.1.2. 0.1 ㎛ Γ 게이트 전자빔 묘화 공정 36

3.2. 오믹접촉 공정 38

3.3. 유전층 적층 공정 40

3.3.1. PECVD Si₃N₄ 박막 적층 실험 및 분석 41

3.4. 에어 브리지 공정 42

제4장 V 밴드 MIMIC 주파수 체배기 제작을 위한 수동소자 설계 및 제작 45

4.1. 수동소자 설계 45

4.1.1. CPW 라이브러리 45

4.1.2. MIM 캐패시터 설계 49

4.1.3. 박막 저항 설계 50

4.2. 수동소자 제작 50

4.3. 수동소자 측정 및 분석 52

4.3.1. CPW 52

4.3.2. MIM 캐패시터 54

4.3.3. 박막 저항 55

제5장 V 밴드 MIMIC 주파수 체배기 설계 및 제작 57

5.1. V 밴드 주파수 체배기 설계 57

5.2. V 밴드 주파수 체배기 제작 66

5.3. V 밴드 주파수 체배기 측정 및 분석 69

5.3.1. V 밴드 주파수 채배기 측정 69

5.3.2. V 밴드 주파수 채배기 측정결과 분석 73

제6장 결론 81

6.1. 검토 및 분석 81

6.2. 기존의 발표된 논문과의 비교 82

6.3. 결론 83

참고문헌 86

Abstract 92

표목차

표 2-1. 제작된 PHEMT의 소신호 파라미터 추출과정 24

표 2-2. 추출된 소신호 파라미터 25

표 2-3. 대신호 등가회로 파라미터 27

표 2-4. 추출된 대신호 파라미터 28

표 4-1. CPW 벤드의 등가회로 추출 파라미터 48

표 4-2. CPW 티의 등가회로 추출 파라미터 49

표 5-1. 제작된 PHEMT와 주파수 체배기 PHEMT의 특성 비교 73

표 6-1. 주파수 체배기의 시뮬레이션 결과와 측정결과 비교 81

표 6-2. 기존의 발표된 논문과의 특성 비교 82

그림목차

그림 1-1. 60 ㎓ 무선 시스템 블럭도 10

그림 2-1. 설계된 PHEMT의 레이아웃 15

그림 2-2. 설계된 전체 PHEMT의 마스크 레이아웃 15

그림 2-3. V 밴드 PHEMT 제작을 위한 공정순서 17

그림 2-4. 메사 식각 계면 SEM 사진 18

그림 2-5. 제작된 PHEMT의 SEM 사진 18

그림 2-6. 제작된 PHEMT의 직류특성 20

그림 2-7. 제작된 PHEMT의 RF 특성 21

그림 2-8. 소신호 등가회로 22

그림 2-9. 소신호 모델링의 추출결과 25

그림 2-10. 대신호 등가회로 26

그림 2-11. 대신호 모델링의 추출과정 27

그림 2-12. PHEMT 직류특성의 적합 결과 31

그림 2-13. RF 특성의 적합 결과 32

그림 3-1. 양성 묘화 공정조건 35

그림 3-2. 영상 반전 공정조건 35

그림 3-3. 0.1 ㎛ Γ 게이트 제작과정 37

그림 3-4. 제작된 0.1 ㎛ Γ 게이트 38

그림 3-5. 에어 브리지의 공정 순서도 43

그림 3-6. 제작된 에어 브리지의 표면 SEM 사진 44

그림 4-1. 설계된 CPW 구조 46

그림 4-2. 설계된 CPW 선 46

그림 4-3. CPW 불연속 특성 47

그림 4-4. CPW 벤드의 등가회로 48

그림 4-5. CPW 티의 등가회로 49

그림 4-6. 수동소자 제작의 공정순서 51

그림 4-7. 수동소자의 측정시스템 구성도 52

그림 4-8. 제작된 CPW 선의 사진 53

그림 4-9. 제작된 CPW 벤드 SEM 사진 53

그림 4-10. 제작된 MIM 캐패시터의 SEM 사진 54

그림 4-11. MIM 캐패시터의 등가회로 55

그림 4-12. 저항기의 등가회로 56

그림 5-1. V 밴드 주파수 체배기의 회로 58

그림 5-2. 입력 정합회로의 레이아웃 59

그림 5-3. 출력 정합회로의 레이아웃 59

그림 5-4. 모멘텀 데이터를 이용한 주파수 체배기 회로도 60

그림 5-5. 설계된 주파수 체배기의 정합특성 61

그림 5-6. 입력전력에 따른 변환손실 62

그림 5-7. 출력 단에서의 전력 스펙트럼 63

그림 5-8. 필터를 삽입했을 때 출력 단에서의 전력 스펙트럼 63

그림 5-9. 입력주파수에 따른 변환손실 64

그림 5-10. 입력주파수에 따른 아이솔레이션 65

그림 5-11. 입력주파수에 따른 출력전력 65

그림 5-12. 설계된 V 밴드 주파수 체배기의 레이아웃 66

그림 5-13. 주파수 체배기 공정순서 및 공정조건 67

그림 5-14. 제작된 V 밴드 주파수 체배기 68

그림 5-15. 측정장비 구성도 69

그림 5-16. 제작된 주파수 체배기의 정합특성 70

그림 5-17. 입력주파수에 따른 변환손실 71

그림 5-18. 입력주파수에 따른 아이솔레이션 72

그림 5-19. 입력주파수에 따른 출력전력 72

그림 5-20. 주파수 체배기의 PHEMT 직류특성 74

그림 5-21. 주파수 체배기의 PHEMT 전달컨덕턴스 특성 74

그림 5-22. 게이트 바이어스에 따른 S₁₁의 변화 76

그림 5-23. 게이트 바이어스에 따른 S₁₁의 변화(30×30 ㎛²) 77

그림 5-24. 게이트 바이어스에 따른 S₂₂의 변화(30×30 ㎛²) 78

그림 5-25. 주파수 체배기에서 게이트 바이어스에 따른 S₂₂의 변화 78

그림 5-26. 게이트 바이어스 변화에 따른 S₁₁의 변화(100×100 ㎛²) 80

그림 5-27. 게이트 바이어스 변화에 따른 S₂₂의 변화(100×100 ㎛²) 80

초록보기

 In this dissertation, a V-band frequency doubler is designed and fabricated using MINT(Millimeter-wave INnovation Technology research center), active and CPW passive device libraries. For the active devices, 0.1 ㎛ Τ-gate PHEMTs with a unit gate width of 70 ㎛ and fingers of 2 are fabricated on a AlGaAs/InGaAs/GaAs epitaxial wafer. DC and RF characteristics of the fabricated PHEMT are Idss of 53.8 mA(384.3 mA/mm), knee voltage of 0.6 V, pinch-off voltage of -1.5 V, current gain cut-off frequency of 106 GHz, maximum oscillation frequency of 160 GHz, and maximum transconductance of 367 mS/mm. Large signal modeling of these PHEMTs are performed IC-CAP. For the passive devices, characteristic impedance of 35, 50 and 75 Ω CPW lines, MIM capacitors, and resistors are fabricated. Through the equivalent circuit parameters fitted by ADS, passive device libraries are build.

To obtain non-linear performance of PHEMT, bias voltage are set to near pinch-off, that is, Vgs ＝ -1.3 V and Yds ＝ 2 V. Input stage is matched to 29 GHz, and output to 58 GHz. In the output matching network, a λ/4 open stub at 29 GHz is inserted to suppress fundamental signal. Simulation results of the designed V-band MIMIC frequency doubler are input return loss of -17.2 dB at 29 GHz, output return loss of -13 dB at 58 GHz, and isolation of 16.1 dB at 29 GHz.

The chip size of the fabricated V-band MIMIC frequency doubler for second harmonic frequency amplification is 1.7x1.4 mm². From measurement results, input return loss of -2.4 dB at 29 GHz, output return loss of -9.85 dB at 58 GHz, conversion loss of 26.8 dB at 29 GHz, and isolation of 25.9 dB at 29 GHz are obtained from the fabricated V-band MIMIC frequency doubler.

추천서가 (다양한 추천 자료를 만나보세요)

권호기사보기

권호기사 목록 테이블로 기사명, 저자명, 페이지, 원문, 기사목차 순으로 되어있습니다.
기사명 저자명 페이지 원문 기사목차