생몰정보
소속
직위
직업
활동분야
주기
서지
국회도서관 서비스 이용에 대한 안내를 해드립니다.
검색결과 (전체 1건)
원문 있는 자료 (1) 열기
원문 아이콘이 없는 경우 국회도서관 방문 시 책자로 이용 가능
목차보기더보기
표제지
목차
1. 서론 8
1.1 연구배경 8
1.2 OLED의 연구 및 시장 동향 9
2. 이론적 배경 12
2.1 OLED의 구조 12
2.2 OLED의 동작원리 14
2.2.1 전하 주입과 전하수송 14
2.2.2 엑시톤 형성과 발광효율 20
2.2.3 엑시톤 에너지 전달 22
2.2.4 유기 전기인광 소자 24
2.3 OLED의 재료 및 소자 26
2.3.1 정공주입층용 유기 단분자 재료 26
2.3.2 정공수송층용 유기 단분자 재료 27
2.3.3 발광층용 유기 단분자 재료 28
2.3.4 전자전달 및 전자주입층용 유기 단분자 재료 31
2.3.5 완충층용 고분자 재료 31
2.3.6 발광층용 고분자 재료 32
2.3.7 정공저지용/전자전달용/전자주입용 고분자 재료 33
3. 연구 및 고찰 34
3.1 여러가지 FPD(Flat Panel Display)의 구동방식 34
3.1.1 LCD의 구동방식 34
3.1.2 PDP의 구동방식 37
3.2 OLED의 Passive 및 Active 구동방식 40
3.2.1 Passive Matrix 방식의 OLED 43
3.2.2 Active Matrix 방식의 OLED 44
3.3 Papice를 이용한 AM OLED 구동회로 시뮬레이션 50
4. 결론 및 향후 연구과제 56
참고문헌 57
Abstract 59
감사의 글 60
표 1. AM OLED와 PM OLED의 비교 42
표 2. 그림 30의 인가전압 50
표 3. 그림 32의 인가전압 52
표 4. 그림 34의 인가전압 53
표 5. 그림 36의 인가전압 55
그림 1. SNMD의 사업범위 10
그림 2. OLED의 응용분야별 수요 11
그림 3. 적층형 OLED의 간단한 cell 구조 13
그림 4. 봉지까지 완료된 적층형 구조의 단면도 13
그림 5. OLED의 발광원리 14
그림 6. 유기반도체/금속계면에서의 전하주임 과정 15
그림 7. ITO/TOD(500A)/Alq₃(600Å)LiF(8Å)AI 소자의 온도에 따른 I-V 특성 18
그림 8. 전자-정공의 재결합에 의한 엑시론 형성 20
그림 9. 엑시론 에너지 전달 23
그림 10. PtOEP의 인광을 이용한 적색 유기전기인광 소자 25
그림 11. 정공주입층용 유기 단분자 재료 27
그림 12. 정공수송층용 유기 단분자 재료 28
그림 13. 발광(Host) 기능을 가진 유기 단분자 재료 29
그림 14. 발광(Guest)기능을 가진 유기 단분자 재료 30
그림 15. 고분자전기발공소자용 기능성 고분자 재료 31
그림 16. 패널 구동방식에 따른 FPD의 분류 34
그림 17. TFT-LCC 픽셀의 구조 36
그림 18. TFT-LCD 구동방식 36
그림 19. PDP Modul의 구성 37
그림 20. PDP 전극의 구성 38
그림 21. PDP의 구동전압 파형 39
그림 22. OLED의 Passive Matrix 방식과 Active Matrix 방식의 개략도 40
그림 23. Active와 Passive의 구동원리 비교 41
그림 24. Active와 Passive의 발광방식 비교 42
그림 25. PM 방식의 OLED 구동 System Block Diagram(Single chip) 43
그림 26. PM 방식의 OLED 구동회로 44
그림 27. AM 방식의 OLED Display Modul 구성도 45
그림 28. AM OLED의 기본화소 구조 46
그림 29. AM 방식의 OLED 구동 System Block Diagram(Single chip) 47
그림 30. One Capacitor and FET 구조의 구동회로 50
그림 31. Pspice를 이용한 그림 30회로의 시뮬레이션 결과 51
그림 32. 기본적인 One Capacitor and 4 FET 구조의 구동회로 51
그림 33. Pspice를 이용한 그림 32회로의 시뮬레이션 결과 52
그림 34. 보안된 One Capacitor and 4 FET 구조의 구동회로 1 53
그림 35. Pspice를 이용한 그림 34회로의 시뮬레이션 결과 54
그림 36. 보안된 One Capacitor and 4 FET 구조의 구동회로 2 54
그림 37. Pspice를 이용한 그림 36회로의 시뮬레이션 결과 55
원문구축 및 2018년 이후 자료는 524호에서 직접 열람하십시요.
도서위치안내: / 서가번호:
우편복사 목록담기를 완료하였습니다.
* 표시는 필수사항 입니다.
* 주의: 국회도서관 이용자 모두에게 공유서재로 서비스 됩니다.
저장 되었습니다.
로그인을 하시려면 아이디와 비밀번호를 입력해주세요. 모바일 간편 열람증으로 입실한 경우 회원가입을 해야합니다.
공용 PC이므로 한번 더 로그인 해 주시기 바랍니다.
아이디 또는 비밀번호를 확인해주세요
