본문 바로가기 주메뉴 바로가기
22대 대한민국 국회 국회정보길라잡이 국회의원검색
회원가입 로그인
HOME

정보검색

소장정보 검색

국회도서관 홈으로 정보검색 소장정보 검색
결과 내 검색 동의어 포함
결과 내 검색 동의어 포함

-

목차보기

표제지

목차

국문요약 11

Ⅰ. 서론 13

1.1. 연구 배경 13

1.1.1. Dynamic Load Profile의 특성 15

1.1.2. 현 수준 PC Power Supply의 구성 및 한계 18

Ⅱ. AC/DC Rectifier 출력에 전류 주입을 통한 Peak Power 제한/보상 방법 20

2.1. AC/DC Rectifier 출력에 전류 주입을 통한 Peak Power 제한/보상 회로의 동작 20

2.1.1. DC/DC Boost Converter (보상 회로) 21

2.1.2. Aux Flyback Charger 23

2.1.3. IGRID.SEN Sensing Circuit의 동작[이미지참조] 25

2.1.4. Compensation Operation Discrimination Circuit 26

2.2. AC/DC Rectifier 출력에 전류 주입을 통한 Peak Power 제한/보상 회로의 모의실험 및 실험 29

2.2.1. AC/DC Rectifier 출력에 전류 주입을 통한 Peak Power 제한/보상 회로의 모의실험 29

2.2.2. AC/DC Rectifier 출력에 전류 주입을 통한 Peak Power 제한/보상 회로의 실험 32

2.2.3. AC/DC Rectifier 출력에 전류 주입을 통한 Peak Power 제한/보상 회로의 시스템 적용에서의 문제점. 35

Ⅲ. 출력 전압, 전류 가변 제어와 Super Capacitor를 통한 Peak Power 제한/보상 회로 37

3.1. 제안 회로 설명 37

3.1.1. 제안 회로 동작 원리 39

3.1.2. 제안 회로 동작 알고리즘 41

3.1.3. 제안 회로 제어 동작 설명 45

3.2. 제안 회로의 모의 실험 50

3.2.1. 제안 회로의 모의실험 결과 50

3.3. 제안 회로의 실험 결과 52

3.3.1. 제안 회로의 Prototype 실험 결과 54

3.3.2. 제안 회로의 PBA 실험 결과 56

Ⅳ. 결론 59

Ⅴ. 향후계획 61

참고 문헌 62

Abstract 63

부록 65

부록. Ⅰ. 계약전력 소개와 전기 사용료 계산 65

부록. Ⅱ. 계통 Peak Power 제한/보상 시 전기요금 저감 효과 68

부록. Ⅲ. PC Power Supply의 Rising Time 규제 72

부록. Ⅳ. ADC의 노이즈 저감방안 75

표목차

표 1-1. Dynamic Load Profile을 갖는 PC Power Supply의 대기 전력, 정상 전력, 최대 전력을 측정하기 위한 실험적 파라미터 15

표 2-1. AC/DC Rectifier 출력에 전류 주입을 통한 Peak Power 제한/보상 회로의 모의실험 파라미터. 30

표 2-2. AC/DC Rectifier 출력에 전류 주입을 통한 Peak Power 제한/보상 회로의 실험 파라미터. 33

표 3-1. 제안 회로의 모의실험 파라미터. 51

표 3-2. 제안 회로 Prototype의 주요 파라미터 및 소자 54

표 3-3. 출력 제안된 출력 전압, 전류 가변 제어와 Super Capacitor를 통한 Peak Power 제한/보상 회로 PBA의 주요... 56

그림목차

그림 1-1. 최신 Graphic Card의 전력 사용량 13

그림 1-2. 최신 CPU의 시간에 따른 전력 사용량 13

그림 1-3. 대기 전력 상태에서의 PC Power Supply의 전력 소모 16

그림 1-4. 정상 전력 상태에서의 PC Power Supply의 전력 소모 16

그림 1-5. 최대 전력 상태에서의 PC Power Supply의 전력 소모 17

그림 1-6. 프로그램 동작의 전반적인 PC Power Supply의 전력 사용량 17

그림 1-7. 기존 PC Power Supply의 Block Diagram 18

그림 1-8. 기존 PC Power Supply의 Isolated Converter[LLC] 19

그림 2-1. AC/DC Rectifier 출력에 전류 주입을 통한 Peak Power 제한 보상 방법 Block Diagram 20

그림 2-2. DC/DC Converter (보상 회로) 21

그림 2-3. Aux Flyback Charger 23

그림 2-4. IGRID.SEN Sensing Circuit[이미지참조] 25

그림 2-5. AC/DC Rectifier 출력에 전류 주입을 통한 Peak Power 제한/보상 방법의 흐름도 26

그림 2-6. Non-Inverting Schmitt Trigger Circuit 26

그림 2-7. NPN, PNP 트랜지스터로 구성된 And Gate 27

그림 2-8. AC/DC Rectifier 출력에 전류 주입을 통한 Peak Power 제한/보상 회로의 모의실험 회로도. 29

그림 2-9(a). 기존 PC Power Supply의 모의실험 결과 30

그림 2-9(b). AC/DC Rectifier 출력에 전류 주입을 통한 Peak Power 제한/보상 회로의 모의실험 결과 31

그림 2-10. AC/DC Rectifier 출력에 전류 주입을 통한 Peak Power 제한/보상 회로의 Prototype과 ANP-A350S 연동과 Super Capacitor Bank 32

그림 2-11(a). 기존 PC Power Supply의 실험 결과 33

그림 2-11(b). AC/DC Rectifier 출력에 전류 주입을 통한 Peak Power 제한/보상 회로의 실험 결과 34

그림 2-12. ATX Power Supply 규격 크기 36

그림 2-13. AC/DC Rectifier 출력에 전류 주입을 통한 Peak Power 제한/보상 회로를 포함한 PC Power Supply의 크기 36

그림 3-1. 제안 회로의 구성도 37

그림 3-2. 제안 회로의 kolated Converter[LLC] 38

그림 3-3. 제안 회로의 전력 보상구조 39

그림 3-4(a) 제안 회로의 동작 알고리즘 - IDLE State 41

그림 3-4(b) 제안 회로의 동작 알고리즘 - Charge State 42

그림 3-4(c) 제안 회로의 동작 알고리즘 - VHIGH State[이미지참조] 43

그림 3-4(d) 제안 회로의 동작 알고리즘 - VLOW State[이미지참조] 44

그림 3-5. 제안 CCCV Controller part(LLC) 45

그림 3-6. 제안 CCCV Controller의 CCCV(Constant Current Constant Voltage) 동작 46

그림 3-7(a), (b), (c) 제안 CCCV Controller의 CV 가변 제어 47

그림 3-8. 제안 CCCV Controller의 Vx.avg 등가회로 48

그림 3-9(a), (b), (c) 제안 CCCV Controller의 CC 가변 제어 49

그림 3-10. 제안 회로의 모의실험 회로도. 50

그림 3-11. 제안 회로의 모의실험 결과 파형 51

그림 3-12. 제안 회로의 Prototype 52

그림 3-13. 제안 회로의 PBA(Two Switch Forward Converter) 53

그림 3-14. 제안 회로의 CCCV Controller의 회로도(Two Switch Forward Converter) 53

그림 3-15. 제안 회로 Prototype의 실험 주요파형 54

그림 3-16. 제안 회로 PBA의 실험 주요파형 56

그림 3-17. 기존 PC Power Supply의 397W 수준의 입력 계통 전력과 Vo.m 파형 57

그림 3-18. 제안 회로 PBA의 입력 계통 전력과 Vo.m 파형 58

부록그림목차

그림 부록1-1. 일반용전력(갑) I의 전기 요금체계 65

그림 부록2-1. Peak Power 제한/보상 시 전기요금 저감 효과 68

그림 부록3-1. Intel 社의 Desktop Platform Form Factor Power Supply - Power on Timing 72

그림 부록3-2. PMOS와 충전 저항으로 구성된 제안 회로 73

그림 부록3-3. PMOS와 충전 저항으로 구성된 제안 회로의 주요 실험 파형 74

그림 부록4-1. 제안 회로의 실시간 부하 전류 평균 알고리즘 75

초록보기

 최근 Graphic Card, CPU, Main Board와 같은 컴퓨터 부품의 성능향상으로 고전력 출력이 가능한 전원 장치가 필요하게 되었다. 또한, PC Power Supply, 에어컨, 조명 장치 등 부하 동작에 따라 소비전력의 사용량이 급격하게 변하는 Dynamic Load Profile을 갖는다. Dynamic Load Profile 조건에서 소비전력은 최대 전력, 정상 전력, 대기 전력으로 분류할 수 있다. 최대 전력 상황에서 계통 전원에서의 Peak Power를 발생시킨다. 잦은 Peak Power는 고주파 문제를 발생시킬 수 있으며, 고압 부품 수명(특히, 고압 Capacitor 류)이 줄어들 수 있다. 또한 일례로, 다수의 PC를 사용 시 Peak(Grid) Power 발생에 의한 계통 과부하가 발생하게 되며, 이는 정전 혹은, 계약 전력 초과에 따른 전기료 증가와 같은 문제를 발생시킨다.

종래의 Peak Power 저감을 위해 대부분 ESS(Energy Storage System)를 통하여 Peak Power를 저감하였다. ESS를 사용하여 Peak Power 저감은 순간적인 Peak Power 발생에 대해서 대비가 불가능하며, 3kW 이상의 고용량의 시스템에서만 사용 가능하다는 단점이 존재한다.

따라서 이를 해결하기 위해 동적 부하 조건의 전원장치를 위한 계통 최대 전력 제한/보상 회로를 제안한다. 제안 회로의 제품은 PC Power Supply를 사용한다. PC Power Supply의 Main Isolated DC/DC Converter의 Topology는 2 Switch Forward Converter와 LLC Converter를 사용한다. Main Isolated DC/DC Converter의 출력 Capacitor에 Super Capacitor Bank를 병렬연결하고, 8bit MCU와 Op-Amp를 통해 구성된 전류(CC) Controller를 통하여 Converter의 전압과 전류의 가변 제어를 가능케 한다. Super Capacitor의 전압은 부하의 최대 동작 가능 전압 VHIGH : 12.6V에서 부하의 최소 동작 가능 전압 VLOW : 11.4V까지 방전을 통하여 입력 계통 Peak Power를 보상 동작을 하며, 실시간으로 계산되는 부하 전류의 평균이 제한 전류(ILIMIT) 보다 낮아지게 된다면 VLOW에서 VHIGH까지 보상 동작이 가능하도록 충전한다. 본 논문에서는 통해 Dynamic Load Profile을 갖는 부하의 Peak Power 제한 및 보상을 할 수 있는 회로의 방안을 제안하고, 모의실험과 실제 구현을 통해 회로의 타당성과 동작을 검증하였다.

추천서가 (다양한 추천 자료를 만나보세요)

권호기사보기

권호기사 목록 테이블로 기사명, 저자명, 페이지, 원문, 기사목차 순으로 되어있습니다.
기사명 저자명 페이지 원문 기사목차