생몰정보
소속
직위
직업
활동분야
주기
서지
국회도서관 서비스 이용에 대한 안내를 해드립니다.
검색결과 (전체 1건)
원문 있는 자료 (1) 열기
원문 아이콘이 없는 경우 국회도서관 방문 시 책자로 이용 가능
목차보기더보기
표제지
인사말씀
제출문
요약문
SUMMARY
CONTENTS
목차
제1장 서론 16
제1절 연구 개발 과제의 개요 18
제2절 연구 개발 과제의 중요성 19
제3절 연구 개발 과제 수행 결과 기대 효과 22
1. 기술적 측면의 기대 효과 22
2. 경제ㆍ사회적 측면의 기대 효과 24
제4절 기술 현황 및 접근 방법 26
1. 관련 기술의 현황 26
가. SB MOSFET 기술 현황 26
나. 실리콘 전광소자 기술 현황 27
2. 연구 접근 방법 28
제2장 쇼트키 장벽 트랜지스터(SB-MOSFET) 기술 32
제1절 SB-MOSFET 소자 모델링 및 기본 제작 공정(1차년도) 34
1. Schottky MOSFET 소자 모델링 34
2. SB-MOSFET의 기본 소자 제작 및 동작 특성 37
제2절 SB-MOSFET 소자의 전하 수송 규명 (2차년도) 39
1. 50㎚ 게이트 길이의 n형 SB-MOSFET 39
가. 제작 공정 39
나. 소자 특성 및 모델 파라미터의 추출 40
2. DIBT(Drain-Induced Barrier Lowering) 현상 규명 41
3. 누설전류 분석 및 전자/정공의 이중적 전하주입 특성 규명 43
제3절 SB-MOSFET의 소형화에 따른 전기적 특성 분석(3차년도) 45
1. 쇼트키 다이오드 접합계면 평가 및 제어 45
가. Pt-silicide 다이오드 45
나. Er-silicide 다이오드 45
다. 접합계면 평가 기술 개발 45
라. 접합계면 제어 기술 개발 47
2. 장채널 n/p형 SB-MOSFETs 특성 48
3. 단채널 n/p형 SB-MOSFETs 특성 49
가. 게이트 길이 35㎚까지의 단채널 n형 SB-MOSFETs 49
나. 게이트 길이 100㎚까지의 단채널 n형 SB-MOSFETs 51
4. 소자 소형화에 따른 DIBL 특성 분석 52
제4절 포화전류 향상을 위한 쇼트키 접합의 장벽 제어 기술(4차년도) 54
1. 소자 소형화에 따른 포화전류 특성 54
2. 쇼트키 접합계면 장벽 제어 기술 55
가. 쇼트키 접합계면 모델링 및 분석 55
나. 실리콘 표면처리에 따른 쇼트키 장벽 변화 57
다. 실리사이드 물질에 따른 쇼트키 장벽 변화 58
라. 기판에 따른 쇼트키 장벽 변화 59
마. Sulfur implantation에 의한 쇼트키 장벽 변화 60
3. 금속 게이트 특성 연구 61
가. Pt-Er 이중 금속(bi-metal) 게이트 61
나. Er-실리사이드(FUSI) 금속 게이트 63
4. 단채널 SB-MOSFET 제작 및 평가 64
가. Underlap제거에 의한 포화전류 증가 가능성 평가 64
나. 게이트 길이 20㎚ n/p형 SB-MOSFETs 제작 및 특성 평가 65
제5절 게이트 길이 7㎚의 SB-MOSFET 기술 개발(5차년도) 70
1. 금속 게이트 및 절연막 적용 연구 70
가. HfO₂ 위에 형성된 Pt-Er 금속 게이트 70
나. SiO₂ 위에 형성된 Er 금속 게이트 73
다. 절연막 특성 연구 78
2. 쇼트키 다이오드 특성 연구 81
가. p형 bulk-Si 위에 제작된 쇼트키 다이오드 82
나. p-type SOI 위에 제작된 쇼트키 다이오드 84
다. n형 bulk-Si 위에 제작된 쇼트키 다이오드 85
라. n형 SOI 위에 제작된 쇼트키 다이오드 86
마. Strained-Si 기판위에 제작된 쇼트키 다이오드 88
바. 수평형 다이오드의 쇼트키 장벽높이 추출(Thermionic-field emission model) 90
3. 접합 계면의 Fermi-level pinning 현상 연구 92
4. 포화전류 향상을 위한 쇼트키 장벽 높이 조절 95
5. 단채널 p형 SB-MOSFET 특성 97
6. 단채널 n형 SB-MOSFET (Lg ＝ 20nm, 10nm, 7nm)(이미지참조) 특성 101
가. 게이트 길이 20㎚ 소자 특성 101
나. 게이트 길이 10㎚ 소자 특성 102
다. 게이트 길이 7㎚ 소자 특성 103
라. SB-MOSFET의 단채널 효과 105
제3장 실리콘 나노점 발광 소자(Si-LED) 기술 108
제1절 실리콘 나노점 형성 기술(1차년도) 110
1. 펄스 레이저 증착법에 의한 실리콘 나노점 박막 제작 110
2. PECVO 방식에 의한 실리콘 나노점 박막 제작 및 분석 111
가. SRSO(Silicon-Rich Silicon Oxide) 박막 성장 공정 111
나. SRSN(Silicon-Rich Silicon Nitride) 박막 성장 공정 111
다. 열처리 전후 박막의 Photoluminiscence(PL) 특성 분석 112
제2절 실리콘 나노점 제어 기술 (2차년도) 114
1. PECVO 공정에 의한 실리콘 나노점 형성 및 크기 조절 114
2. 실리콘 나노점을 이용한 LEO 제작 115
제3절 실리콘 나노점 LEO 제작 (3차년도) 117
1. 암모니아 가스를 이용한 실리콘 양자점 형성 및 발광 효율 향상 117
2. SiCN 투명 도핑층 118
가. SiCN 박막의 도핑 공정 118
나. SiCN 투명 도핑층을 이용한 고효율 Si-LED 제작 119
3. 실리콘 발광소자에 적용 가능한 SiON 계열 DBR 설계 및 제작 122
4. 실리콘 발광소자의 광추출 특성 향상을 위한 표면 형상 조절 124
제4절 실리콘 나노점 LED 기술 (4차년도) 126
1. Si-LED용 투명 전극층 기술 126
가. 펄스 레이저 증착법을 이용한 대면적 ITO 박막 공정 최적화 126
나. 고효율 Si-LED용금속나노박막전극개발 127
다. 니켈실리사이드 투명전극개발 128
2. 투명 도핑층의 밴드갭 조절 및 도핑 공정 최적화 130
가. SiCN 투명 도핑 층의 밴드갭 조절 130
나. SiC 투명 도핑 층의 도핑 공정 최적화 132
다. Si-LED를 위한 ICP 식각 공정 최적화 132
3. 고효율 Si-LED를 위한 소자 기술 연구 134
가. DBR 공진기 설계 및 제작 134
나. 광추출 향상용 표면 구조물을 가지는 Si-LED 설계 및 제작 135
다. 광자 결정 Si-LED 설계 및 제작 139
제5절 고효율 실리콘 나노점 LED 기술 및 마이크로 어레이 제작 (5차년도) 141
1. 고효율 Si-LED를 위한 열처리 공정 기술 141
가. SiCN 박막의 도핑 공정 및 Si-LED에의 적용 141
나. Flash Annealing 공정에 의한 SiC 박막 도핑 활성화 145
다. Flash annealing 공정에 의한 SiCN 박막 도핑 활성화 연구 147
라. Flash annealing 공정을 사용하여 제작한 Si-LEO 소자의 특성 149
마. Laser annealing 공정 기술 152
2. 외부양자효율 향상을 위한 Si-LED 소자 기술 154
가. Undoped SiC 스페이서 구조를 적용한 Si-LED 154
나. 광결정 도입을 통한 Si-LED의 광추출 효율 향상에 대한 연구 158
다. 반사층 도입을 통한 Si-LED의 광추출 효율 향상에 대한 연구 162
라. 반사층 구조를 도입한 Si-LED의 제작 및 광학적 및 전기적 특성 166
3. 실리콘 마이크로 LED 어레이 제작 기술 172
제4장 연구 성과 실적 리스트 176
1. 국내 특허 179
2. 국제 특허 182
3. 비 SCI 논문 185
4. SCI 논문 186
5. 국제학술대회 발표 192
6. 국내학술대회 발표 197
7. 주요 논문 200
가. SB-MOSFET 관련 논문 202
나. Si-LED 관련 논문 282
제5장 맺음말 376
원문구축 및 2018년 이후 자료는 524호에서 직접 열람하십시요.
도서위치안내: / 서가번호:
우편복사 목록담기를 완료하였습니다.
* 표시는 필수사항 입니다.
* 주의: 국회도서관 이용자 모두에게 공유서재로 서비스 됩니다.
저장 되었습니다.
로그인을 하시려면 아이디와 비밀번호를 입력해주세요. 모바일 간편 열람증으로 입실한 경우 회원가입을 해야합니다.
공용 PC이므로 한번 더 로그인 해 주시기 바랍니다.
아이디 또는 비밀번호를 확인해주세요
