생몰정보
소속
직위
직업
활동분야
주기
서지
국회도서관 서비스 이용에 대한 안내를 해드립니다.
검색결과 (전체 1건)
원문 있는 자료 (1) 열기
원문 아이콘이 없는 경우 국회도서관 방문 시 책자로 이용 가능
목차보기더보기
표제지
제출문
요약문
Summary
Contents
목차
제1장 서론 34
제1절 연구의 필요성 36
제2절 연구 개발의 목표 및 범위 37
1. 목표 37
2. 범위 37
제3절 주요 연구 개발 결과 40
1. HDR WPAN 시스템 40
2. LR WPAN 시스템 40
제4절 보고서 구성 41
제2장 HDR WPAN 시스템 개발 42
제1절 개요 44
제2절 HDR WPAN RF 모듈 개발 46
1. HDR WPAN RF 모듈 구성 및 규격 46
2. HDR WPAN 시스템 RF 모듈 설계 및 제작 50
3. 측정 결과 53
제3절 HDR WPAN 모뎀 개발 55
1. 모뎀 구조 개요 55
2. Digital IF 부 55
3. 모뎀부 59
제3장 LR WPAN 시스템 개발 88
제1절 개요 90
제2절 LR WPAN RF Transceiver 개발 91
1. 송신부 구조 93
2. 수신부 구조 96
3. PLL 구조 102
4. 측정 결과 105
제3절 LR WPAN 모뎀 개발 112
1. LR WPAN 변복조 모뎀 개요 112
2. LR WPAN 송신기 구조 113
3. LR WPAN 수신기 구조 125
제4절 LR WPAN MAC 개발 139
1. MAC 개요 139
2. LR WPAN MAC 하드웨어 141
3. LR WPAN MAC 소프트웨어 145
4. LR WPAN 네트워크 구현 152
제4장 결론 154
부록 158
[표 2-1] RF module의 전기적 규격 48
[표 2-2] RF 모듈 인터페이스[Analog 신호]:SMA Female Connector 51
[표 2-3] 모듈 인터페이스[제어 신호]:2×2,2.54mm pitch 40pin 52
[표 2-4] QPSK 트렐리스 부호기의 입출력 관계 및 상태 변화 70
[표 2-5] 16/32/64QAM 트렐리스 부호기의 입출력 관계와 상태 변화 72
[표 2-6] 16,32,64QAM-TCM 매핑 변환 테이블 74
[표 3-1] IEEE 802.15.4 LR-WPAN PHY 규격 90
[표 3-2] 송신단 출력 파워 106
[표 3-3] Single Chip의 전류 소모 107
[표 3-4] RF Transceiver의 Start-up Time 107
[표 3-5] Single Chip의 유선수신감도 108
[표 3-6] SoC의 전기적 특성표 110
[표 3-7] xDATA 인터페이스 145
[표 3-8] MAC 프리미티브 리스트 146
[그림 1-1] HDR WPAN 및 LR WPAN 시스템의 서비스 응용도 38
[그림 2-1] Single-carrier 방식의 특징 44
[그림 2-2] OFDM방식의 특징 44
[그림 2-3] HDR WPAN 시스템 구성도 45
[그림 2-4] HDR WPAN RF 모듈 구성도 47
[그림 2-5] 송신부 Link level budget 50
[그림 2-6] 수신부 Link level budget 51
[그림 2-7] HDR WPAN 시스템 RF 모듈-모뎀 플랫폼 핀연결도 52
[그림 2-8] 구현된 RF 모듈 캡쳐 사진 53
[그림 2-9] RF 모듈 - Tx path 주파수 응답 및 EVM 특성 54
[그림 2-10] RF 모듈 - Rx path 주파수 응답 및 EVM 특성 54
[그림 2-11] RF 모듈 - LO 신호의 Phase noise 특성 54
[그림 2-12] HDR WPAN 모뎀 구조도 56
[그림 2-13] Digital IF 송신부 구조도 56
[그림 2-14] Digital IF 송신부 신호 스펙트럼 57
[그림 2-15] Digital IF 수신부 구조도 58
[그림 2-16] Digital IF 수신부 신호 스펙트럼 58
[그림 2-17] 동기전단부 구성도 59
[그림 2-18] Packet detection부의 구조도 60
[그림 2-19] Frame boundary dection부의 구조도 60
[그림 2-20] Autocorrelation블록 출력 예 60
[그림 2-21] AGC의 구조도 61
[그림 2-22] AGC 알고리듬의 플로우차트 61
[그림 2-23] 거리 4m 이내의 LOS 채널 응답특성 및 Power delay profile 62
[그림 2-24] 거리 4m 이내의 NLOS 채널 응답특성 및 Power delay profile 63
[그림 2-25] 거리 4~10m NLOS 채널 응답특성 및 Power delay profile 63
[그림 2-26] 결정 궤환 채널 등화기의 구조도 64
[그림 2-27] RLS 알고리듬 65
[그림 2-28] Pipelined RLS 알고리듬의 구조도 66
[그림 2-29] HDR WPAN용 채널 등화기의 전체 구조도 67
[그림 2-30] 채널 스팩트럼 67
[그림 2-31] 선형등화기의 채널 등화 결과 68
[그림 2-32] HDR WPAN용 채널 등화기의 채널 등화 결과 68
[그림 2-33] QPSK, 16/32/64QAM 8-상태 trellis 부호기 69
[그림 2-34] 8-상태 QPSK 트렐리스 엔코더의 상태 변화 다이어그램 71
[그림 2-35] QPSK set partitioning 71
[그림 2-36] QPSK 신호점 비트 매핑 72
[그림 2-37] 16/32/64QAM 트렐리스 엔코더의 상태 변화 다이어그램 73
[그림 2-38] 16/32/64QAM set partitioning 73
[그림 2-39] 16/32/64QAM 신호점 비트 매핑 74
[그림 2-40] 비터비 복호기의 전체 구조 75
[그림 2-41] 비터비 복호기의 메모리와 TB의 구조 75
[그림 2-42] 비터비 복호기의 LIFO 구조 76
[그림 2-43] 비터비 디코더 블록도 77
[그림 2-44] BM블록도 78
[그림 2-45] ACS블록도 78
[그림 2-46] TB부 메모리 제어도 79
[그림 2-47] TB 제어도 79
[그림 2-48] LIFO블록도 80
[그림 2-49] TCM 코덱과 인터리버 81
[그림 2-50] 컨볼루션 인터리버의 구조도 81
[그림 2-51] 모뎀부 내에서 RS코덱과 바이트 인터리버의 관계도 82
[그림 2-52] Pipelined RS 디코더의 구조도 82
[그림 2-53] RS 디코더 신호처리 과정 83
[그림 2-54] 모뎀과 MAC간 인터페이스 84
[그림 3-1] RF Transceiver 구조 92
[그림 3-2] TX_DA 회로도 94
[그림 3-3] TX_MIXER 회로도 94
[그림 3-4] TX_LPF 회로도 95
[그림 3-5] DAC의 구조 95
[그림 3-6] LNA 회로도 96
[그림 3-7] RX_MIXER 회로도 97
[그림 3-8] RX_BPF_PGA 구조 98
[그림 3-9] RX BPF 구조 99
[그림 3-10] 4bit flash ADC의 구조 100
[그림 3-11] adc_preamp 회로도 100
[그림 3-12] adc_latch의 회로도 101
[그림 3-13] adc_encoder 회로도 101
[그림 3-14] △Σ fractional-N frequency synthesizer 블록도 102
[그림 3-15] VCO 회로도 102
[그림 3-16] △Σ modulator 개념도 103
[그림 3-17] 3rd(이미지참조) order MB △∑ modulator 블록도 103
[그림 3-18] charge pump 회로도 104
[그림 3-19] PFD의 구조 104
[그림 3-20] Single Chip Layout 105
[그림 3-21] Single Chip Package 106
[그림 3-22] Tx output spectrum 107
[그림 3-23] 유선 수신감도 측정도 108
[그림 3-24] 무선 거리 테스트 108
[그림 3-25] SoC Chip Layout 109
[그림 3-26] SoC Chip Package 109
[그림 3-27] LR-WPAN Single-chip 및 SoC 칩의 모뎀 면적 비교 113
[그림 3-28] PPDU의 구성 113
[그림 3-29] 868/915MHz 대역 BPSK변조 및 확산 블록도 114
[그림 3-30] 915MHz 대역 BPSK변조 raised cosine filter 특성 114
[그림 3-31] 915MHz 대역 BPSK 전송신호 특성 115
[그림 3-32] 915MHz 대역 BPSK 변조PSD mask 115
[그림 3-33] 868MHz 대역 ASK변조 및 확산 블록도 116
[그림 3-34] 868MHz 대역 ASK 전송신호 특성 117
[그림 3-35] 915MHz 대역 ASK변조 및 확산 블록도 118
[그림 3-36] 915MHz 대역 ASK 변조 PSD mask 118
[그림 3-37] 915MHz 대역 ASK 전송신호 특성 119
[그림 3-38] 868MHz 대역 OQPSK변조 및 확산 블록도 120
[그림 3-39] 868MHz 대역 OQPSK 전송신호 특성 121
[그림 3-40] 915MHz 대역 OQPSK변조 및 확산 블록도 122
[그림 3-41] 915MHz 대역 OQPSK 변조 PSD mask 122
[그림 3-42] 915MHz 대역OQPSK 전송신호 특성 123
[그림 3-43] 2450MHz 대역 OQPSK변조 및 확산 블록도 124
[그림 3-44] 2450MHz 대역 OQPSK 변조 PSD mask 124
[그림 3-45] 2450MHz 대역 OQPSK 전송신호 특성 125
[그림 3-46] Low-IF 주파수 해석 126
[그림 3-47] LR WPAN Low-IF 수신기 구조 127
[그림 3-48] 스위치로 구현된 Digital Down Converter 127
[그림 3-49] Coherent detection 방식의 모뎀 블록도 128
[그림 3-50] Costas Loop을 이용한 위한 주파수 복원 장치 129
[그림 3-51] Chip & Symbol Timing 동기 획득 장치 129
[그림 3-52] Coherent detection 방식의 성능 평가 130
[그림 3-53] Non-coherent detection 방식의 모뎀 블록도 131
[그림 3-54] 일반적은 Non-coherent detection 방식 132
[그림 3-55] 주파수 옵셉 변화에 따른 Non-coherent detection 성능 133
[그림 3-56] 차동 복호전 주파수복원장치의 블록도 134
[그림 3-57] 차동 복호전 주파수복원 수신기 성능 135
[그림 3-58] 차동 복호후 주파수복원장치의 블록도 136
[그림 3-59] 차동 복호전 주파수복원 수신기 성능 136
[그림 3-60] AGC 블록도 137
[그림 3-61] Gain 히스테리시스 특성 138
[그림 3-62] Power management 개념도 142
[그림 3-63] 4-wire Serial 인터페이스 각 모드별 타이밍 143
[그림 3-64] SFR Memory MAP 145
[그림 3-65] 수퍼프레임 구조 예시 147
[그림 3-66] 스케쥴러 동작 예시 150
[그림 3-67] 라우팅 순서도 153
원문구축 및 2018년 이후 자료는 524호에서 직접 열람하십시요.
도서위치안내: / 서가번호:
우편복사 목록담기를 완료하였습니다.
* 표시는 필수사항 입니다.
* 주의: 국회도서관 이용자 모두에게 공유서재로 서비스 됩니다.
저장 되었습니다.
로그인을 하시려면 아이디와 비밀번호를 입력해주세요. 모바일 간편 열람증으로 입실한 경우 회원가입을 해야합니다.
공용 PC이므로 한번 더 로그인 해 주시기 바랍니다.
아이디 또는 비밀번호를 확인해주세요
