생몰정보
소속
직위
직업
활동분야
주기
서지
국회도서관 서비스 이용에 대한 안내를 해드립니다.
검색결과 (전체 1건)
원문 있는 자료 (1) 열기
원문 아이콘이 없는 경우 국회도서관 방문 시 책자로 이용 가능
목차보기더보기
표제지
제출문
요약문
SUMMARY(영문요약문)
CONTENTS(영문목차)
목차
제1장 연구개발과제의 개요 21
제1절 중요성 및 문제점 21
1. 연구개발과제의 중요성 21
2. 연구개발과제 수행의 제약요건 21
3. 연구개발과제 수행결과 기대효과 22
제2절 핵심요소 및 접근방법 24
제2장 국내외 기술개발 현황 27
제1절 세계 기술현황 27
제2절 국내 기술현황 31
제3절 국내외 표준화 현황(또는 향후 기술 발전 추세) 32
제4절 동일, 유사내용에 대하여 국내·외 관련자들의 수행내용 33
1. Gedae(Graphical Entry Distributed Application Environment) 33
2. SynDEx(Synchronized Distributed Executive) 34
3. ForSyDe(Formal System Design) 35
4. TIMA의 SLS group 36
5. Ptolemy II 37
6. Metropolis 38
제5절 동일, 유사내용과 관련하여 제안자가 이미 수행한 사업 또는 연구개발과제 40
제3장 연구개발수행 내용 및 결과 42
제1절 MPSoC용 임베디드 SW 설계 및 검증 기술의 전반적 흐름과 개발 방법 42
제2절 PeaCE 명세로부터 멀티프로세서용 S/W 코드 생성 45
1. PeaCE 명세로부터 멀티프로세서용 분할 및 매핑 기술 45
가. 연구개요 45
나. 연구내용 45
다. 실험 52
2. CIC (Common Intermediate Code) 56
가. 연구개요 56
나. CIC의 구성 56
다. CIC의 변환과정 57
라. Generic APl 58
3. PeaCE 명세로부터 멀티프로세서용 S/W 코드 합성 59
가. 연구개요 59
나. 태스크의 알고리즘 코드 생성(cic) 60
다. CIC.xml파일의 생성 65
제3절 OS API Translator 68
1. API Translator 개요 68
2. Generic APl 확장 68
3. 통신 API 변환 69
4. 자동 역변환 71
5. MDA 비교 연구 76
제4절 멀티프로세서용 코드 합성기 및 OpenMP 변환기 78
1. 연구개요 78
2. 연구목적 78
3. 연구내용 79
4. 실험 82
5. 결론 86
제5절 멀티프로세서용 가상 프로토타입 시스템 87
1. 연구개요 87
2. 관련연구 87
3. 연구내용 89
4. 실험 94
5. 결론 96
제6절 동적 검증용 MP OS 프로토타입 98
1. 연구개요 98
2. 연구내용 98
3. 검증 106
4. 결론 106
제7절 MPSoC 하드웨어 아키텍쳐에 따라 구성 가능한 MPI 라이브러리 107
1. 연구개요 107
2. 관련연구 - MPSoC 통신 시간정보가 반영된 MPI 시뮬레이터의 개발 109
3. 구성 가능한 MPI 라이브러리의 구현 113
4. 결론 114
제8절 멀티프로세서용 통신 API 설계 및 최적화 116
1. 연구개요 116
2. 연구내용 116
3. 실험 124
4. 결론 125
제9절 C 프로그램의 정적 분석기 개발 126
1. 연구개요 126
2. 연구내용 126
가. 버퍼 오버런 오류를 모두 찾아내는 분석기 126
나. C 프로그램의 사용되지 않는 데이터를 찾아내는 분석기 개발 127
다. C프로그램의 스택사용량을 안전하게 예측하는 분석기 개발 130
제10절 fFSM 모델의 정형성 분석기 132
1. 속성 표현 언어 132
가. CTL 모델 132
나. CTL 구문과 의미 132
2. Bulit-in 속성 133
3. 속성 검사 135
가. fFSM 모델의 SMV 변환 135
나. fFSM 속성 검사 137
4. 의존성 분석에 의한 모델 추상화 138
가. 모델 의존성 분석 139
나. 속성에 의한 모델 추상화 141
5. Stepper 142
가. Stepper 구성 142
나. Stepper 사용 방법 144
제11절 OpenMP프로그램의 정적 분석기 147
1. 연구개요 147
가. 대상 프로그램 모델 147
나. 경합탐지 환경 148
2. Intel Thread Checker 분석 150
가. 수행 환경 151
나. 실험분석 152
3. 연구결과 154
가. 도구 개발 154
나. 웹 인터페이스 155
다. 실험 159
제12절 멀티 프로세서용 코드의 성능 및 전력 분석기 160
1. 연구개요 160
2. 관련 연구 160
3. 연구 내용 162
4. 실험 168
제13절 UML 기반 모델의 분할 및 검증 기법 174
1. 연구개요 174
2. UML 모델의 분할 기법 176
가. 하드웨어 아키텍쳐 모델링 176
나. 태스크 식별 활동 179
다. 태스크간의 CRF 산정 180
라. 태스크 타입 정의 183
마. 분할 모델 매핑 183
3. UML 모델의 검증 기법 184
가. 규칙 기반의 정적분석 기법 185
나. 시나리오 기반의 시뮬레이션 기법 188
4. 예제 시스템의 도구 적용 189
가. 예제 시스템의 IOD 다이어그램 190
나. CFG 그래프의 생성 예제 190
다. 예제 시스템의 태스크 분할 결과 및 CRF 값 산정 결과 191
라. 예제 시스템의 태스크 할당 결과 192
마. 예제 시스템을 위한 정적분석(사용자 규칙 정의) 192
바. 예제 시스템의 시뮬레이션 193
5. 활용 방안 194
제14절 MPSoC 개발환경의 사용자인터페이스, 정보화구축, 문서화 195
1. 사용자인터페이스. 195
가. 개요 195
나. 연구개발내용 195
다. 결과 196
2. 정보화 구축 196
가. 개요 196
나. 연구개발내용 196
다. 결과 197
3. 문서화 (자동문서 생성도구 개발) 197
가. 개요 197
나. 연구개발내용 197
다. 결과 198
제15절 Mutlimedia MPSoC 구조 및 개발 도구 시험 199
1. MtekVision Multimedia SoC 구조 199
2. Array Processor 소개 200
3. Array Processor Programming 202
4. Array Processor를 이용한 H.264 decoder 분석 203
5. 수행 결과 시제품 및 기술문서 211
제4장 목표달성도 및 관련 분야에의 기여도 212
제1절 목표달성도 212
1. 1차년도 세부 목표 및 달성도 212
2. 2차년도 세부 목표 및 달성도 216
제2절 관련 분야의 기여도 218
제5장 연구개발결과의 활용계획 219
제6장 참고문헌 220
표 2-1. 최근의 하드웨어-소프트웨어 통합설계 연구 현황 29
표 3-2-1. 용어 정의 48
표 3-2-1. Generic API 58
표 3-3-1. 추가된 Generic API 69
표 3-3-2. 통신을 위한 Generic API 70
표 3-3-3. Communication API 70
표 3-3-4. 변환 규칙에서 사용되는 명령어 75
표 3-5-1. 프로세서간 통신 API 93
표 3-5-2. 디버깅 명령어 94
표 3-5-3. 단일 프로세서 정확성 실험 결과 94
표 3-6-1. kernel call handler의 sem-init() 처리 부분 103
표 3-6-2. kernel call handler에서 제공하는 커널 서비스 함수 목록 105
표 3-6-3. stub() 함수 105
표 3-7-1/1. 구현한 시뮬레이터를 통한 딜레이 예측과 RTL 시뮬레이션 결과 비교 112
표 3-7-2. 하드웨어 아키텍처에 따라 구성 가능한 MPI 라이브러리 지원함수 목록 114
표 3-8-1. 통신 API의 가상 채널을 위한 구조체. 121
표 3-8-2. 네트웨크에 따른 멀티미디어 예제 성능 비교. 124
표 3-11-1. Labeling Engines 149
표 3-11-2. Access Filtering Engines 150
표 3-11-3. Detection Protocol Engines 150
표 3-11-3. Visualization Engine 150
표 3-13-1. CRFs의 값을 산정한 예제 183
그림 2-1. 세계 임베디드 설계 자동화 도구 및 관련 서비스 시장 27
그림 2-2. 임베디드 설계 자동화 도구 시장 업체별 점유율 28
그림 3-1-1. 과제의 전반적인 흐름 및 연구 분담 42
그림 3-2-1. 기존의 통합합성을 위한 설계루프 46
그림 3-2-2. 수정된 분할 및 매핑 루프 47
그림 3-2-3. Profile 테이블을 변경시키는 알고리즘 49
그림 3-2-4. 제안된 3단계 태스크 전용 할당 방법 50
그림 3-2-5. 제안된 태스크 전용할당을 위한 통합합성 루프 51
그림 3-2-6. DIVX 플레이어의 명세 52
그림 3-2-7. 태스크의 세부 명세 일부의 예 53
그림 3-2-8. 분할에 사용한 MPSoC 아키텍쳐 명세의 간단한 예 54
그림 3-2-9. 멀티프로세서 시스템에 DIVX 예제를 분할한 결과 55
그림 3-2-10. CIC의 구성:... 56
그림 3-2-11. CIC의 변환 과정 57
그림 3-2-12. CIC 코드 생성기의 흐름도 59
그림 3-2-13. 타겟 의존적 코드 생성의 세부적 플로우 60
그림 3-2-14. 분할되기 전 CIC코드의 예 61
그림 3-2-15. 분할된 CIC 코드의 예 62
그림 3-2-16. 자동 생성된 portmap.h의 예 63
그림 3-2-17. CIC 파일 생성 플로우 64
그림 3-2-18. 생성된 CIC.xml. 파일의 예(1/2) 65
그림 3-2-19. 생성된 CIC.xml 파일의 예(2/2) 66
그림 3-3-1. OS API Translator 68
그림 3-3-2. CIC XML의 메시지 큐 정보 71
그림 3-3-3. CIC XML의 메시지 큐 정보 72
그림 3-3-4. 역변환을 위한 패턴 구조 73
그림 3-3-5. 역변환을 위한 심볼 기호의 변경 74
그림 3-3-6/6. 변환 규칙에서 심볼 사용의 예 74
그림 3-3-7. 역변환이 적용된 APT Translator 구조도 75
그림 3-3-8. 정변환/역변환 규칙의 예 76
그림 3-3-9. MDA와의 비교 연구 76
그림 3-4-1. OpenMP Fork-Join model 78
그림 3-5-1. SNACK-armsim 개요 90
그림 3-5-2. Eclipse 3.1 기반의 SNACK-armsim GUI 동작화면 91
그림 3-5-3. SNACK-armsim의 프로세서간 동기화 92
그림 3-5-4. 단일 프로세서 성능 실험 결과 95
그림 3-5-5. 멀티프로세서 성능 실험 결과 96
그림 3-6-1. 가정하는 하드웨어 구조 99
그림 3-6-2. 전체 구조 99
그림 3-6-3. (a) 마스터 OS 및 (b) 슬레이브 OS의 구조 100
그림 3-6-4. 작업 할당 및 처리 구조 101
그림 3-6-5. 커널 서비스 요청 및 처리 구조 101
그림 3-7-1. MPSoC에서 MPI 라이브러리의 위치 107
그림 3-7-2. 공유 메모리를 갖는 MPSoC 하드웨어 아키텍쳐 108
그림 3-8-1. (a) 데이터 크기에 따른 IPC 대역폭 측정, (b) 한 byte 메시지 교환시 지연 측정. 116
그림 3-8-2. Distributed memory architecture. 118
그림 3-8-3. Shared memory architecture 118
그림 3-8-4. Distributed shared momory architecture. 118
그림 3-8-5. 소프트웨어 구조 및 통신 API의 위치. 119
그림 3-8-6. MaxSim을 이용한 test platform. 121
그림 3-8-7. 2x3 crossbar switch example. 122
그림 3-8-8. FPGA에 crossbar switch를 이용한 네트워크 구현. 123
그림 3-8-9. 휴인스 MPSoC 보드에의 네트워크 구현 123
그림 3-8-10. (a) 공유버스를 이용한 플랫폼.... 124
그림 3-10-1. 동기화 가정 133
그림 3-10-2. 시뮬레이션으로 결합 조건 위반 검출 138
그림 3-10-3. 모델체킹을 이용한 Race Condition 위반 검출 139
그림 3-10-4. 두더지 게임 fFSM 모델 139
그림 3-10-5. m₁과 m₂의 의존성 그래프 141
그림 3-10-6. m14(이미지참조) 도달성 분석과 관련된 영역 142
그림 3-10-7. Stepper 시스템 구성도 142
그림 3-11-1. POEG으로 프로그램 모델 표현 148
그림 3-11-2. Intel Thread Checker 실행 환경 151
그림 3-11-3. Intel Thread Checker의 수행중 경합탐지 151
그림 3-11-4. VTune performance analyzer에서 경합보고 152
그림 3-11-5. 내포병렬성이 존재하지 않는 모델에서 경합탐지 153
그림 3-11-6. 내포병렬성이 존재하는 모델에서 경합탐지 154
그림 3-11-7. Structure of the Tool To Construct Optiamal Environment for OpenMP Programs 155
그림 3-11-8. Interface of Source-code File Upload 156
그림 3-11-9. Interface of Analysis Mode Selection 156
그림 3-11-10. Result of Program Scanner's Execution 156
그림 3-11-11. Interface for Inputting Analysis Properties 156
그림 3-11-12. Selected Engines 157
그림 3-11-13. Report of Instrumented Source-code 157
그림 3-11-14. Result of Program Analysis 158
그림 3-11-15. Selected Engines by Engine Selector 159
그림 3-12-1. 분석기의 구조 162
그림 3-12-2. 분석 엔진의 구조 163
그림 3-12-3. 사용자 인터페이스의 구조 164
그림 3-12-4. Energy breakdown View 165
그림 3-12-5. 프로세서별 프로세서 수준 전력 분석 결과 165
그림 3-12-6. 프로세서별 프로세서 수준 성능 분석 결과 166
그림 3-12-7. Call tree 기반 함수 수준 전력 분석 결과 166
그림 3-12-8. 함수별 누적 전력 분석 결과 167
그림 3-12-9. Call tree 기반 함수 수준 성능 분석 결과 167
그림 3-12-10. 함수별 누적 성능 분석 결과 168
그림 3-12-11. Core의 개수에 따른 수행 시간 변화 169
그림 3-12-12. radix 에서의 cache 크기에 따른 miss 비율 변화 170
그림 3-12-13. fft 에서의 cache 크기에 따른 miss 비율 변화 170
그림 3-12-14. radix 에서의 Core 개수의 변화에 따른 소비 에너지 변화 171
그림 3-12-15. fft 에서의 Core 개수의 변화에 따른 소비 에너지 변화 171
그림 3-12-16. radix 에서의 cache 크기에 따른 소비 에너지 변화 172
그림 3-12-17. fft 에서의 cache 크기에 따른 소비 에너지 변화 172
그림 3-13-1. ESUML 모델링 방법론의 절차 174
그림 3-13-2. UML 모델 분할을 위한 PSM 모델링 절차 176
그림 3-13-3. 하드웨어 아키텍쳐 다이어그램에 대한 심볼 정의 177
그림 3-13-4. 하드웨어 아키텍쳐 다이어그램의 예제 모델 178
그림 3-13-5. UML 분할 모델의 정적 분석 및 시뮬레이션 수행 절차 185
그림 3-13-6. 규칙기반의 정적분석 수행 절차 186
그림 3-13-7. 시나리오 기반 동적 시뮬레이션의 수행 절차 188
그림 3-13-8. 시뮬레이션 아키텍쳐 189
그림 3-13-9. FIPS-197 AES-SFT 알고리즘의 IOD 다이어그램들 190
그림 3-13-10. 그림 3-13-9의 "ShiftRow"에 대한 CFG 그래프 191
그림 3-13-11. FIPS 197, AES-SFT 알고리즘의 최종 태스크와 CRFs 값 192
그림 3-13-12. 태스크와 하드웨어 구성요소간의 할당 화면 192
그림 3-13-13. 정적분석을 위한 규칙선택 화면 및 사용자 규칙 정의 화면들 193
그림 3-13-14. 시나리오 기반의 시뮬레이션에 대한 화면들 193
그림 3-15-1. Array Processor Block Diagram 199
그림 3-15-2. SIMD 구조 200
그림 3-15-3. CU와 Memory의 관계 200
그림 3-15-5. Register 구조 201
그림 3-15-6. CMEM 메모리구조 201
그림 3-15-7. Function Declaration 202
그림 3-15-8. Variables inside of a function 202
그림 3-15-9. Load Data 202
그림 3-15-10. H. 264 Decoding Process 203
그림 3-15-11. 4x4 luma DC 변환 계수에 대한 역 변환 204
그림 3-15-12. 2x2 chroma DC 변환 계수에 대한 역 변환 204
그림 3-15-13/3-15-15. transformation process for residual 4x4 blocks 205
그림 3-15-14. transformation process for residual 4x4 blocks(cmem) 206
그림 3-15-15. 정수 표본들 그리고 1/4 표본 luma interpolation을 위한 분수표본 위치들 206
그림 3-15-16. interpolation values 207
그림 3-15-17. Calculate the vertical, horizontal filter(Cmem) 208
그림 3-15-18. chroma interpolation에서 분수 표본 위치 종속 변수들과 주위의 정수 위치 표본들 208
그림 3-15-19. 예측된 Chroma 신호값 209
그림 3-15-20. Calculate Chroma U & V 210
원문구축 및 2018년 이후 자료는 524호에서 직접 열람하십시요.
도서위치안내: / 서가번호:
우편복사 목록담기를 완료하였습니다.
* 표시는 필수사항 입니다.
* 주의: 국회도서관 이용자 모두에게 공유서재로 서비스 됩니다.
저장 되었습니다.
로그인을 하시려면 아이디와 비밀번호를 입력해주세요. 모바일 간편 열람증으로 입실한 경우 회원가입을 해야합니다.
공용 PC이므로 한번 더 로그인 해 주시기 바랍니다.
아이디 또는 비밀번호를 확인해주세요