본문바로가기

자료 카테고리

전체 1
도서자료 1
학위논문 0
연속간행물·학술기사 0
멀티미디어 0
동영상 0
국회자료 0
특화자료 0

도서 앰블럼

전체 (1)
일반도서 (1)
E-BOOK (0)
고서 (0)
세미나자료 (0)
웹자료 (0)
전체 (0)
학위논문 (0)
전체 (0)
국내기사 (0)
국외기사 (0)
학술지·잡지 (0)
신문 (0)
전자저널 (0)
전체 (0)
오디오자료 (0)
전자매체 (0)
마이크로폼자료 (0)
지도/기타자료 (0)
전체 (0)
동영상자료 (0)
전체 (0)
외국법률번역DB (0)
국회회의록 (0)
국회의안정보 (0)
전체 (0)
표·그림DB (0)
지식공유 (0)

도서 앰블럼

전체 1
국내공공정책정보
국외공공정책정보
국회자료
전체 ()
정부기관 ()
지방자치단체 ()
공공기관 ()
싱크탱크 ()
국제기구 ()
전체 ()
정부기관 ()
의회기관 ()
싱크탱크 ()
국제기구 ()
전체 ()
국회의원정책자료 ()
입법기관자료 ()

검색결과

검색결과 (전체 1건)

검색결과제한

열기
자료명/저자사항
IT 융합기술 인프라 구축 / 정보통신부 [편] 인기도
발행사항
[서울] : 정보통신부, 2007
청구기호
전자형태로만 열람가능함
자료실
전자자료
형태사항
xxix, 111 p. : 삽화, 도표, 사진 ; 26 cm
제어번호
MONO1200942407
주기사항
주관연구기관: 한국전자통신연구원
연구책임자: 강진영
원문
미리보기

목차보기더보기

표제지

인사말씀 / 최문기

제출문

요약문

SUMMARY

CONTENTS

목차

제1장 서론 31

제1절 연구의 목적 33

제2절 연구의 중요성 35

제2장 연구결과 37

제1절 모듈실험실 조성 및 시설개선 39

1. 청정 환경 조성 개요 39

2. 융합기술 특화연구센터 청정실험실 조성 장기계획 39

3. IT융합부품 모듈 실험실 조성 40

4. 시설개선 41

제2절 기존장비개선 47

1. HP4156 소자특성 측정장비 개선 47

2. XRD 장비 소프트웨어 개선 50

제3절 신규 나노소자용 공정장비 도입/설치 53

1. 신규장비 도입방안 및 절차 53

2. 수평 확산로 장비 도입 및 설치 54

3. 고농도 이온주입 장비 도입 및 설치 58

4. Wet station 장비 도입 및 설치 66

5. Multi sputter 장비 도입 및 설치 76

6. PR Track 장비 도입 및 설치 79

제4절 핵심기술 개발 및 IP DB 구축 83

1. IR 스펙트로메타의 구조 및 동작원리 83

2. 군사용 IR 센서 소자 기술 92

3. 400V 고내압 SOI 전력 집적회로 소자기술 104

4. 100A급 트렌치게이트 DMOS 전력 소자기술 114

제3장 결론 125

부록 129

약어표 141

[표 2-1] 공정별 적정 공정 조건 57

[표 2-2] 공정실험 결과 57

[표 2-3] 공정별 장비의 주요 기능과 bath의 구성 68

[표 2-4] 공정별 적정 공정 조건 및 결과 78

[표 2-5] 장비성능 검증 결과 82

[표 2-6] 공정성능 검증 결과 82

[표 2-7] 포토다이오드의 누설전류, 항복전압 및 접합정전용량 측정 결과 99

[그림 2-1] 융합기술 특화연구센터 청정실험실 조성 장기계획 도면 39

[그림 2-2] IT융합부품 모듈 실험실 40

[그림 2-3] Wet station 5대 및 부대장비 11대(6대는 지하에 설치) 배치도 41

[그림 2-4] 신규 임플란터의 각 부분 배치도 42

[그림 2-5] Sputter 및 Track 설치 위치 도(4동 G층실험실) 43

[그림 2-6] Access Floor 구조보강 공사도 44

[그림 2-7] H-Furnace System장비(2대) 설치공사도 45

[그림 2-8] 청정실 연구장비 전원공사 도면 46

[그림 2-9] HP4156A (semiconductor parameter analyzer) 및 HP41501A(pulse generator and high power expander) 48

[그림 2-10] HP4156A 및 HP41501A 장비 개선 전/후의 실리콘 p-i-n 다이오드의 누설전류 측정 결과 비교 49

[그림 2-11] XRD 2000 소프트웨어 52

[그림 2-12] 소프트웨어를 이용한 피크리스트 52

[그림 2-13] Furnace system (E1550 HT) 구조 56

[그림 2-14] 대전류이온주입기 (E-1000) 60

[그림 2-15] 대전류이온주입기 설계도 (E-1000) 60

[그림 2-16] Photo wet station의 구성도 69

[그림 2-17] Etch wet station의 구성도 69

[그림 2-18] 박막용 wet station의 구성도 70

[그림 2-19] CVD wet station의 구성도 71

[그림 2-20] 후공정 wet station의 구성도 71

[그림 2-21] 신규장비 도입전의 구형 장비의 배치도 72

[그림 2-22] 신규 wet station 장비의 설치 배치도 72

[그림 2-23] 확산/식각 wet station 장비 교체 전.후 73

[그림 2-24] 박막 wet station 장비 교체 전.후 74

[그림 2-25] Photo wet station 장비 교체 전.후 74

[그림 2-26] 후공정 wet station 장비 교체 전.후 75

[그림 2-27] 서비스영역의 장비 교체 전.후 75

[그림 2-28] Multi-sputter system (Varian사 3280) 구조 78

[그림 2-29] PR Track system (SmartCube-II) 81

[그림 2-30] IR spectrometer의 개념도 83

[그림 2-31] 다중격자 구조의 원리 83

[그림 2-32] IR spectrometer에서 적외선 파장과 검출 위치와의 관계 85

[그림 2-33] Spectral reflectance of silver, gold, aluminum 86

[그림 2-34] Bolometer를 이용한 IR detector 86

[그림 2-35] Grating의 제작 방법 87

[그림 2-36] 제작된 grating의 사진 88

[그림 2-37] Detector 제작 방법 89

[그림 2-38] 제작된 detector 사진 90

[그림 2-39] Polymer bonding 과정 91

[그림 2-40] 근접 광학식 신관체계에 요구되는 PD 조립체 구조 92

[그림 2-41] SiO₂ 또는 Si₃N₄ 막 두께에 따른 반사율 계산 결과 94

[그림 2-42] 공핍층 두께에 따른 photo-responsibility 계산 95

[그림 2-43] 공핍층 두께에 따른 RC delay, drift 및 rising time 계산 97

[그림 2-44] 메탈식각 후 반반사막 상부를 관찰한 dark-field 이미지 98

[그림 2-45] 포토다이오드의 spectral response 및 simulation 결과 비교 100

[그림 2-46] 포토다이오드의 rising time 측정을 위한 시스템 구성도 101

[그림 2-47] 실리콘 포토다이오드의 rising time 측정 결과 101

[그림 2-48] Shallow trench 구조를 적용한 고전압 n-channel LDMOSFET 단면도 105

[그림 2-49] SOI 고전압 전력 소자 구현을 위한 공정 흐름도 106

[그림 2-50] Ld=25㎛로 설계/제작한 n-channel LDMOSFET의 Id-Vd 특성 곡선 107

[그림 2-51] Trench 구조와 일반 LDMOSFET의 오프 상태 항복전압 특성 108

[그림 2-52] Trench 구조로 설계/제작한 LDMOSFET의 항복전압 특성(Ld=25㎛) 108

[그림 2-53] Drain n+ to n-drift 길이 변화에 따른 LDMOSFET의 항복전압 변화 109

[그림 2-54] 드레인 field plate (ELM) 길이 변화에 따른 LDMOSFET의 항복전압 특성 110

[그림 2-55] 동일 칩상에 구현된 Ld=25㎛인 p-channel LDMOSFET의 Id-Vd 특성곡선 111

[그림 2-56] Ld 길이 변화에 따른 p-LDMOSFET의 항복전압 112

[그림 2-57] EDA 길이 변화에 따른 p-LDMOSFET의 항복전압 112

[그림 2-58] ELM 길이 변화에 따른 p-LDMOSFET의 항복전압 113

[그림 2-59] VDMOS형 전력소자와 Trench Gate DMOS의 전류흐름도 116

[그림 2-60] 설계된 셀 평면도와 이에 대응하는 Trench Gate DMOS 단면도 118

[그림 2-61] 전체 마스크 레이아웃 개략도 119

[그림 2-62] ACP소스가 장착된 APTC사의 SELEX200 식각시스템 120

[그림 2-63] 식각 이미지(10mT/500S/100B/10O2/3He/100C12/140HBr/300") 121

[그림 2-64] 식각 이미지 (9mT/300S/80B/8O2/20CF4/80C12/100HBr/300") 122

[그림 2-65] 식각 단면도 (8mT/400S/200B/40O2/60SF6/250") 123

[그림 2-66] 식각 단면도 (8mT/400S/200B/40O2/60SF6/240") 124

이용현황보기

이용현황 테이블로 등록번호, 청구기호, 권별정보, 자료실, 이용여부로 구성 되어있습니다.
등록번호 청구기호 권별정보 자료실 이용여부
T000028830 전자형태로만 열람가능함 전자자료 이용불가

권호기사보기

권호기사 목록 테이블로 기사명, 저자명, 페이지, 원문, 기사목차 순으로 되어있습니다.
기사명 저자명 페이지 원문 기사목차
연속간행물 팝업 열기 연속간행물 팝업 열기