생몰정보
소속
직위
직업
활동분야
주기
서지
국회도서관 서비스 이용에 대한 안내를 해드립니다.
검색결과 (전체 1건)
원문 있는 자료 (1) 열기
원문 아이콘이 없는 경우 국회도서관 방문 시 책자로 이용 가능
목차보기더보기
표제지
인사말씀 / 최문기
제출문
요약문
SUMMARY
CONTENTS
목차
제1장 서론 31
제2장 초저전력 고속이동통신 프로토콜 및 HW/SW 플랫폼 37
제1절 개요 39
제2절 초저전력 고속이동통신 단말 플랫폼 개발 39
1. 고속이동통신 단말용 전력 모니터링 시스템 및 시험 결과 40
가. 전력 소모 모니터링을 위한 테스트 베드 40
나. 실시간 전력 모니터링 시스템 41
다. 실시간 전력 모니터링 결과 및 분석 42
2. 고속이동통신 단말용 RF/HW/SW 통합 개발 플랫폼 45
가. 베이스 보드 46
나. FPGA 보드 46
다. AD/DA 보드 47
라. IF/RF 보드 47
제3절 고속이동통신 저전력 프로토콜 및 소프트웨어 개발 48
1. 저전력 고속이동통신 프로토콜 48
가. 기술 개요 48
나. 기존 하향 송신 조절 알고리즘 분석 및 요구 사항 48
다. MATLAB SIMULINK을 사용한 하향 송신 전력 조절 알고리즘 구현 49
2. 고속이동통신 단말용 프로토콜 스택 51
가. 레퍼런스 프로토콜 스택 개발 51
나. 단말에 최적화된 초저전력 프로토콜 스택 구현 54
3. 무선 인터넷/음성통화 응용 프로그램 개발 58
가. 리눅스 기반 단말 응용 플랫폼 58
나. 윈도우즈 기반 단말 응용 플랫품 59
4. 이동통신 프로토콜 시험 환경 59
제3장 고속이동통신 저전력 HW/SW 모듈 61
제1절 개요 63
제2절 초저전력 디지털 설계 기반기술 연구 64
1. 초저전력 SoC 설계를 위한 동적 전압주파수 조절(DVFS)기술연구 64
2. 시스템 수준의 저전력 설계 기법 연구 66
제3절 고속이동통신 저전력 모뎀 개발 70
1. 저전력 모뎀용 저복잡도 터보 복호기 개발 70
2. 저전력 WCDMA 베이스밴드 모뎀 개발 74
3. 저전력 HW/SW 통합 베이스밴드 모템 SoC 검증 89
제4절 결론 91
제4장 고속이동통신 초저전력 RF 칩 기술 93
제1절 개요 95
제2절 저전력 RF 트랜시버 SoC 기술 98
1. RF 트랜시버 SoC 기술 현황 98
2. 저전력 RF 트랜시버 구조 및 규격 98
3. 통합 칩 도면 설계 및 제작 100
4. 통합칩 송수신단 회로설계 검증 102
5. RF통합 칩 측정 104
6. RF트랜시버 개별회로 설계 106
가. 저전력 Fractional-N 주파수 합성기 106
나. 저전력 RF 수신단 설계 110
다. 저전력 RF 송신단 설계 117
라. 바이어스회로 블록설계 123
제3절 저소비전력 WCDMA용 고효율 전력증폭기 칩 기술 126
1. 전력 증폭기의 전력 소비 측면에서의 기존 기술 분석 126
2. 고효율 혼합모드 전력증폭기 칩 설계 129
3. 고효율 혼합모드 전력증폭기 칩 측정 및 분석 131
4. 고효율 스위칭 모드 전력증폭기 설계 134
제5장 초저전력 소자기술 연구 137
제1절 초저전력 신소자 구조 연구 및 시뮬레이션 139
1. 차세대 저전력 소자의 특성 비교 139
2. 차세대 저전력 신소자 구조 제안 140
가. 소자 시뮬레이션 방법 140
나. 소자 시뮬레이션 결과 비교 140
제2절 초저전력 소자 공정 기술 연구 143
1. 저메나이드(Germanide) 실험 143
2. 산화막 실험 143
제6장 결론 145
참고문헌 149
부록 151
기고 및 국내외 학회 발표논문 153
지적재산권 157
프로그램 및 배치설계 160
연구성과 홍보성과 161
약어표 162
(표 2-1) 구현된 모듈들의 기능 56
(표 3-1) Eb/N0=0.4 ~ 1.7dB에 대하여 분석된 각 교차점(이미지참조) 72
(표 3-2) Eb/N0=0.4 ~ 1.7dB에 대한 θk(이미지참조) 73
(표 3-3) 저전력 HW 설계 기법 77
(표 3-4) 주요 저전력 HW 설계 블록 78
(표 3-5) 터보 복호기 규격 및 특징 82
(표 3-6) 터보 복호기 저전력 설계 기법 82
(표 3-7) 전력 소모 리포트 88
(표 4-1) RF Transmitter IC 설계규격 99
(표 4-2) RF Receiver IC 설계규격 100
(표 4-3) RF SoC통합 송수신칩 전력소모 105
(표 4-4) 제작된 주파수 합성기 측정 특성 109
(표 4-5) 기존에 발표된 주파수 합성기와의 비교 110
(표 4-6) 1차 저잡음증폭기 측정결과 111
(표 4-7) 2차 저잡음증폭기+주파수혼합기 측정결과 113
(표 4-8) 수신단 저역통과필터 측정결과 요약 115
(표 4-9) Rx Variable Gain Amplifier 설계 결과 116
(표 4-10) 송신단 Drive Amplifier 설계 결과 118
(표 4-11) 상향주파수혼합기 설계 결과 119
(표 4-12) Tx VGA 설계결과 요약 121
(표 4-13) Tx LPF 설계결과 요약 123
(표 4-14) 바이어스회로 측정결과 요약 125
(표 4-15) WCDMA와 GSM 단말기의 전력 증폭기 규격 비교. 126
(표 4-16) WCDMA 용 Power Amplifier 상용 제품의 전력 소비 비교 요약. 128
(표 4-17) WCDMA 상용 제품에 사용되는 전력 증폭기 규격 비교. 128
(표 4-18) 전력 증폭기의 상용 제품과의 특성 비교 133
(표 4-19) HBT Class-E 전력증폭기 시뮬레이션 결과 135
(표 5-1) 차세대 반도체 신소자들의 특징 및 장단점 139
(그림 1-1) 저전력 SoC 기술 필요성 및 발전 전망 34
(그림 1-2) 반도체 소자 선폭 미세화에 따른 전력소모 증가 34
(그림 1-3) 동적/정적 전력소모 감소 기술 35
(그림 2-1) WCDMA 실시간 전력 모니터링 테스트 베드 40
(그림 2-2) 실시간 전력 측정 시스템 42
(그림 2-3) 실시간 전력 측정 시스템 사진 42
(그림 2-4) 기능별 평균 전력 소모 43
(그림 2-5) 부품별 소비 전력 (전력증폭기 제외) 45
(그림 2-6) WCDMA모뎀을 위한 PB926EJ 플랫폼 구성 46
(그림 2-7) FPGA 내부 블록 46
(그림 2-8) AD/DA 보드 사진 47
(그림 2-9) RF board 사진 47
(그림 2-10) 일반적인 Outer loop 전력 제어 알고리즘 49
(그림 2-11) MATLAB SIMULINK을 사용한 하향 송신 전력 조절 알고리즘 51
(그림 2-12) 레퍼런스 프로토콜 사용자 인터페이스 52
(그림 2-13) 레퍼런스 프로토콜 구성 53
(그림 2-14) PHY 시뮬레이터 구조도 54
(그림 2-15) 최적화된 프로토콜 스택 55
(그림 2-16) Qtopia 구조 58
(그림 2-17) 회선 도메인 시험을 위한 시스템 구성 60
(그림 2-18) 패킷 도메인 시험을 위한 시스템 구성 60
(그림 3-1) DVFS 적용 System Bus 블록도 65
(그림 3-2) Board Level에서 칩 테스트 66
(그림 3-3) 제안된 DVFS 기법에서의 MPEG 디코딩 실행 절차 68
(그림 3-4) 제안된 기법과 ODVFS에 대한 에너지 소모량 비교 69
(그림 3-5) 원본 비디오 클립 디코딩 시 전압, 전류 측정 69
(그림 3-6) 제안된 기법이 적용되었을 경우 전압, 전류 측정 70
(그림 3-7) 에너지 소모량 비교 그래프 70
(그림 3-8) 터보복호기 구성도 71
(그림 3-9) EMLMAP의 EXIT 특성 곡선(Scaling factor=0.6 ~0.9) 72
(그림 3-10) BER 성능 비교 74
(그림 3-11) 평균 반복 복호회수 비교 74
(그림 3-12) 저전력 고속 이동통신 모뎀 블록도 74
(그림 3-13) 베이스밴드 모뎀 클럭 구조 78
(그림 3-14) 클럭 게이팅 DVFS 시뮬레이션 결과 79
(그림 3-15) TrCH encoder 하드웨어 구조 80
(그림 3-16) TrCH decoder 하드웨어 구조 80
(그림 3-17) 저전력 터보복호기 하드웨어 구조 81
(그림 3-18) Searcher 하드웨어 구조 83
(그림 3-19) Modulator와 Demodulator 블록도 83
(그림 3-20) Multi-Vth 설계 및 설계 순서 84
(그림 3-21) 전력 영역 구조 85
(그림 3-22) Gated Power 영역 구조 85
(그림 3-23) 클럭 게이팅 설계 흐름도 86
(그림 3-24) 클럭 게이팅 합성 예제 86
(그림 3-25) 저전력 기법 적용 영역 86
(그림 3-26) 저전력 베이스밴드 ASIC 칩 및 Layout 도면 88
(그림 3-27) 베이스 밴드 모뎀 FPGA 합성 구조 89
(그림 3-28) 저전력 HW/SW 통합 검증 환경 90
(그림 3-29) 저전력 이동통신 베이스밴드 모뎀 SoC 통합 검증 90
(그림 4-1) Principal CMOS scaling rule 96
(그림 4-2) 고속이동통신용 직접변환 RF SoC 구성도 99
(그림 4-3) (a) Rx SoC 칩사진 (b)Tx SoC 칩사진 101
(그림 4-4) RF통합 칩 MLF Package 및 핀 배치도 101
(그림 4-5) 송선단 블록구성도 및 Transmitter path특성 103
(그림 4-6) 수선단 블록구성도 및 Receiver path특성 103
(그림 4-7) (a)송신단 검증용 보드 (b)수신단 검증용 보드 104
(그림 4-8) 수신단 Spectrum 파형 및 Output Mask 105
(그림 4-9) 송신단 Spectrum 파형 및 Output Mask 105
(그림 4-10) 주파수 합성기 설계도 107
(그림 4-11) Coarse 주파수 튜닝 특성 107
(그림 4-12) 주파수 합성기 Loop BW 특성 및 Spur 특성 108
(그림 4-13) 주파수 합성기 위상잡음 특성 및 Locking 특성 108
(그림 4-14) 1차 저잡음증폭기 (LNA1) 회로도 110
(그림 4-15) 1차 저잡음증폭기 (LNA1) S-파라미터 측정결과 111
(그림 4-16) 2차 저잡음증폭기 (LNA2) 회로도 112
(그림 4-17) 하향주파수혼합기 회로도 112
(그림 4-18) 하향주파수혼합기 출력파형 차동 출력파형 및 직교 출력파형 113
(그림 4-19) Rx 경로 (LNA1, SAW 필터, LNA2, I/Q mixer) 이득 113
(그림 4-20) 설계된 Rx LPF 코어회로 및 전체 레이아웃 114
(그림 4-21) 수신단 저역통과필터 Spectrum특성 115
(그림 4-22) 수신단 저역통과필터 주파수응답 특성 115
(그림 4-23) Rx Variable Gain Amplifier 회로도 116
(그림 4-24) Rx Variable Gain Amplifier의 주파수 및 이득 특성 116
(그림 4-25) Tx Drive Amplifier 회로도 117
(그림 4-26) Tx Drive Amplifier의 반사계수, 이득, P1dB 및 OIP3 특성 118
(그림 4-27) 상향주파수혼합기 회로도 119
(그림 4-28) 송신단 가변이득증폭기 코어구조 120
(그림 4-29) 오실로스코프로 본 가변이득특성 120
(그림 4-30) 송신단 가변이득증폭기의 dB-linear특성 121
(그림 4-31) 설계된 Tx LPF 코어회로 122
(그림 4-32) 송신단 저역통과필터 주파수응답 특성 및 Group Delay 122
(그림 4-33) 설계된 저전압 밴드갭바이어스회로 123
(그림 4-34) 온도변화에 대한 기준전압 변화도 124
(그림 4-35) 전원전압변화에 대한 기준전압 변화도 124
(그림 4-36) CDMA 단말기의 송신 전력 분포도 129
(그림 4-37) 저전력소비 통합 혼합모드 전력증폭기 회로도 130
(그림 4-38) 제작된 고효율 혼합모드 전력증폭기의 칩 사진 132
(그림 4-39) 고효율 혼합모드 전력증폭기의 출력 전력에 따른 특성 132
(그림 4-40) 고출력 및 저출력 모드에서의 ACLR의 스펙트럼 분석 결과 132
(그림 4-41) 주파수 변화에 따른 전력증폭기의 이득, 효율 및 ACLR 특성 133
(그림 4-42) 출력 통합된 고효율 혼합모드 전력증폭기 측정을 위한 test 보드 및 지그 133
(그림 4-43) 제안된 스위칭 모드 전력 증폭기 구조 및 회로도 134
(그림 4-44) Small signal 측정 결과 135
(그림 4-45) Vcc 변화에 따른 (a)출력 파워 특성과 (b) 컬렉터 효율과 PAE 특성 136
(그림 5-1) Si Bulk, SOI, SiGeOI, GeOI MOSFET 소자특성 비교 (Lg=0.5um) 141
(그림 5-2) GeOI MOSFET 신소자 구조 시뮬레이션 결과 (Lg=130nm) 141
(그림 5-3) 저전력 신소자 GeOI 구조 트랜지스터 실험 결과 143
이용현황보기
원문구축 및 2018년 이후 자료는 524호에서 직접 열람하십시요.
도서위치안내: / 서가번호:
우편복사 목록담기를 완료하였습니다.
* 표시는 필수사항 입니다.
* 주의: 국회도서관 이용자 모두에게 공유서재로 서비스 됩니다.
저장 되었습니다.
로그인을 하시려면 아이디와 비밀번호를 입력해주세요. 모바일 간편 열람증으로 입실한 경우 회원가입을 해야합니다.
공용 PC이므로 한번 더 로그인 해 주시기 바랍니다.
아이디 또는 비밀번호를 확인해주세요
