표제지

인사말씀 / 최문기

제출문

요약문

SUMMARY

CONTENTS

목차

제1장 서론 65

제1절 연구의 목적 및 필요성 67

1. 연구 배경 67

2. 연구의 목적 68

3. 연구의 필요성 68

제2절 연구의 목표 및 결과 69

1. 사업 기간 69

2. 수행 방법 69

3. 총 사업비 69

4. 사업 목표 70

5. 사업 수행결과 73

제3절 보고서 체계 76

제2장 900MHz 대역 수동형 RFID 기술개발 77

제1절 고속 다중인식 900MHz 수동형 리더 기술 79

1. 개요 79

2. 고속 다중인식 900MHz 수동형 리더 설계 80

3. 고속 다중인식 900MHz 수동형 리더 제작 및 시험 89

제2절 900MHz 수동형 태그 기술 개발 94

1. 개요 94

2. 태그 안테나 구조 95

3. 라벨형 테그 안테나 설계 96

4. 금속 부착형 태그 안테나 설계 (PCB 구조) 111

5. 금속 부착형 태그 안테나 설계 (플라스틱 구조) 114

제3절 모바일 RFID 기술 개발 120

1. 개요 120

2. 모바일 RFID 리더 SoC와 에뮬레이터 개발 122

3. 모바일 RFID 미들웨어와 단말 에뮬레이터 개발 146

4. 모바일 RFID 응용 서비스 개발 157

제3장 900MHz 수동형 리더/태그칩 기술개발 159

제1절 개요 161

제2절 900MHz 수동형 리더 트랜스폰더 칩 개발 162

1. 내부 기능블록 상세설명 163

2. 개발 결과 187

제3절 900MHz 수동형 태그 칩 개발 190

1. 내부 기능블록 및 상세설명 191

2. 개발 결과 205

제4장 항만물류용 능동형 RFID 기술 개발 209

제1절 개요 211

제2절 시스템 규격 및 형상 212

제3절 433MHz 능동형 RFID 리더 개발 213

1. 고정형 리더 기능 개발 213

2. 장비부착형 리더 기능 개발 217

3. 휴대형 리더 개발 222

제4절 433MHz 능동형 RFID 태그 개발 226

1. 컨테이너 부착형 태그 개발 226

2. e-Seal형 태그 개발 231

제5절 저주파 태그 엑사이터 개발 237

제6절 시스템 종합 및 시험 현황 239

1. 형상관리(433MHz/2.45GHz 능동형 시스템 형상 관리) 239

2. 시스템 구현 및 시험 239

제5장 RFID 미들웨어 기술개발 241

제1절 RFID 미들웨어 243

제2절 시스템 구성 244

1. 시스템의 세부 구조 245

2. RFID 미들웨어의 소프트웨어 기능 246

3. RFID 미들웨어 응용서비스 구축 사례 247

제6장 유비쿼터스 네트워킹 기술개발 251

제1절 개요 253

제2절 USN 플랫품 기술 개발 254

1. 센서노드 기술 개발 254

2. 게이트웨이 기술 개발 266

3. Testbed 기술 개발 280

제3절 USN 네트워킹 기술 개발 293

1. 라우팅 기술개발 293

2. 상호운용성 312

제4절 USN 미들웨어 기술 개발 330

1. 위치인식 기술 개발 330

2. 노드 효율적인 자원관리를 위한 노드 미들웨이 기술 개발 344

제5절 USN 기반 서비스모델 개발 및 경제성 분석 366

1. USN 국내외 동향 366

2. USN 기반 서비스모델 및 핵심응용서비스 분석 374

3. USN 산업가치사슬분석 및 파급효과분석 386

4. USN 산업육성전략 392

제7장 결론 395

약어표 399

연구결과물 403

표 2-1. 고속 다중인식 수동형 RFID 리더의 성능 규격 80

표 2-2. 리더 명령어 송신 시험 결과 90

표 2-3. 태그 응답 수신 시험 결과 91

표 2-4. 8-bit DAC specification 140

표 2-5. DAC 입출력 핀 141

표 2-6. 8-bit ADC specification 141

표 2-7. 8-bit ADC 입출력 핀 142

표 2-8. MRF 전체 address map 143

표 2-9. 부팅 시 address map 144

표 2-10. Remap 후의 address map 144

표 2-11. 모바일 RFID 미들웨어 자체 시험 항목 157

표 3-1. 900MHz 수동형 RFID 무선 규격 187

표 3-2. 클록발생회로 설계결과 (simulation) 204

표 3-3. 아날로그 주요블록 시험 결과 205

표 4-1. 고정형 리더 특성 213

표 4-2. 장비부착형 리더 특성 217

표 4-3. 휴대형 리더 특성 222

표 4-4. 컨테이너 부착형 태그 특성 226

표 4-5. e-Seal형 태그 특성 231

표 4-6. 저주파 태그 엑사이터 특징 237

표 6-1. 전원 공급장치의 사양 282

표 6-2. Debugging 시에 이용되는 메시지 포맷 290

표 6-3. Hello 메시지 포맷 293

표 6-4. Request 메시지 포맷 294

표 6-5. 시뮬레이션 환경 구성 298

표 6-6. MAC Address 변환 table 320

표 6-7. PDA 내부의 초기 정보 테이블 332

표 6-8. target 모델 353

표 6-9. 분포 형태에 따른 목표물 분류 시뮬레이션 성공 확률 355

표 6-10. RTRD 패킷의 우선 순위 356

표 6-11. 슬립 스케쥴링의 구분 360

표 6-12. USN 세계 하드웨어 시장전망 369

표 6-13. USN 관련 세계 서비스 시장 전망 369

표 6-14. USN 국내시장 현황 및 전망 370

표 6-15. 국내 USN 수출현황 및 전망 371

표 6-16. 국내 USN 수입현황 및 전망 371

표 6-17. USN 핵심응용서비스 유형 분류 381

표 6-18. USN 핵심응용서비스 중요도 분석결과 383

표 6-19. USN 핵심응용서비스 시장우선순위 분석결과 383

표 6-20. USN 핵심응용서비스 보급시기 분석결과 384

표 6-21. USN 산업 가치사슬 참가자의 역할 386

표 6-22. 국내 USN 산업의 분류 389

표 6-23. USN 산업의 파급효과 분석 391

표 6-24. USN 산업의 기술경쟁력 현황 393

그림 2-1. 고속 다중인식 수동형 RFID 리더 시스템 79

그림 2-2. 고속 다중인식 수동형 RFID 리더 RF 부 구성도 82

그림 2-3. 고속 다중인식 수동형 RFID 리더 디지털부 구성도 83

그림 2-4. 고속 다중인식을 위한 RFID 리더 디지털부 모뎀 구성도 84

그림 2-5. 리더 디지털부 모뎀 시뮬레이션 설계 85

그림 2-6. 리더 디지털부 모뎀 시뮬레이션 결과 86

그림 2-7. 리더 디지털부 모뎀 변복조 타이밍 시뮬레이션 결과 86

그림 2-8. EPC Class 1 Anti-Collision 흐름도 87

그림 2-9. EPC Class 1 Gen 2 Anti-Collision 흐름도 88

그림 2-10. 고속 다중인식 수동형 RFID 리더의 RF 보드 시제품 89

그림 2-11. 디지털부 시험 구성도 90

그림 2-12. Query 리더 명령에 대한 Gen2 FM0 태그응답 수신시험 결과 92

그림 2-13. PingID 리더 명령에 대한 EPC class 1 태그응답 수신시험 결과 92

그림 2-14. 고속 다중인식 수동형 RFID 리더의 디지털 보드 시제품 93

그림 2-15. 고속 다중인식 수동형 RFID 리더의 시스템 시험 환경 93

그림 2-16. 다중태그 인식시험 결과 화면 94

그림 2-17. 900MHz 수동형 RFID 태그 구성도 96

그림 2-18. Matrics 칩의 형상 (인터포즐 형태) 97

그림 2-19. 안테나 임피던스에 따른 반사 손실 (Matrics칩 기준) 97

그림 2-20. Matrics 칩을 이용한 bag-tag용 안테나 100

그림 2-21. Matrics 칩을 이용한 나무 부착용 안테나 103

그림 2-22. 안테나 임피던스에 따른 반사 손실 (Alien 칩 기준) 104

그림 2-23. Alien 칩을 이용한 Bag-Tag 용 안테나 106

그림 2-24. Alien 칩을 이용한 나무 부착용 안테나 110

그림 2-25. 개발된 라벨형 각종 태그 사진 110

그림 2-26. Matrics 칩을 이용한 금속 부착형 태그 안테나 112

그림 2-27. 금속 부착형 태그의 급전층 112

그림 2-28. Matrics 칩을 이용한 금속 부착형 태그의 시뮬레이션 결과 114

그림 2-29. 금속체 부착형 태그 안테나 개념도 (플라스틱 구조) 115

그림 2-30. 금속체 부착형 태그 설계도 118

그림 2-31. 금속 태그 반사 손실 특성 119

그림 2-32. 방사 패턴 및 방사 효율 119

그림 2-33. 금속체 부착형 태그 안테나 2종 119

그림 2-34. 모바일 RFID 서비스 개념도 121

그림 2-35. 모바일 RFID 리더 SoC 구성도 122

그림 2-36. 모바일 RFID 리더 에뮬레이터 구성도 124

그림 2-37. 모바일 RFID 리더 클록 구성도 126

그림 2-38. 모바일 RFID 리더 리셋 구조 127

그림 2-39. 모바일 RFID 리더 프로세서 블록도 127

그림 2-40. 모바일 RFID 리더의 GPIO 구성 129

그림 2-41. 모바일 RFID 리더의 타이머 130

그림 2-42. 모바일 RFID 리더의 WDT 131

그림 2-43. 모바일 RFID 리더 인터럽트 콘트롤러 132

그림 2-44. 모바일 RFID 리더 UART 133

그림 2-45. 모바일 RFID 리더의 Memory controller 134

그림 2-46. 모바일 RFID 리더의 12C 135

그림 2-47. 모바일 RFID 리더의 Remap 136

그림 2-48. 모바일 RFID 리더의 베이스밴드 모뎀 구조도 137

그림 2-49. 모바일 RFID 리더의 베이스밴드 모뎀 설계 계층 구조 140

그림 2-50. MRF-S111 칩 구성도 145

그림 2-51. 모바일 RFID 리더 에뮬레이터 146

그림 2-52. 모바일 RFID 단말기 구성에 따른 표준 모듈 148

그림 2-53. 모바일 RFID를 위해 확장된 휴대폰 소프트웨어 계층 구조도 149

그림 2-54. 모바일 RFID 미들웨어 시스템 구조 150

그림 2-55. MRF Emulation Board (MRF 6100) 150

그림 2-56. 모바일 RFID WIPI API 서비스 시스템 구조 151

그림 2-57. 모바일 RFID HAL API 서브 시스템 구조 152

그림 2-58. 모바일 RFID 서비스와 단말 에뮬레이터 구성도 154

그림 2-59. MRF Emulation Board 하드웨어 구조도 155

그림 2-60. mRFID 미들웨어 통합 시험 환경 156

그림 2-61. MRF 리더 에뮬레이터 동작 화면 156

그림 2-62. Mobile RFID Phone Screen 158

그림 3-1. 900MHz 수동형 RFID 161

그림 3-2. 리더 구성도 162

그림 3-3. Spectrum 163

그림 3-4. 리더 트랜스폰더 칩 H/W 구성 및 기능 163

그림 3-5. Down Conversion Mixer 회로도 164

그림 3-6. Down Conversion Mixer의 Noise Figure (simulation) 165

그림 3-7. Down Conversion Mixer의 P1dB output (simulation) 165

그림 3-8. Down Conversion Mixer의 transient resronse (simulation) 166

그림 3-9. Down Conversion Mixer의 IIP3와 P1dB input (measured) 166

그림 3-10. Rx Low Pass Filter의 회로도 167

그림 3-11. Rx Low Pass Filter의 Frequency Response (simulation) 168

그림 3-12. Rx Low Pass Filter의 Frequency Response (measured) 168

그림 3-13. Rx Low Pass Filter의 가변 대역폭(measured) 169

그림 3-14. Rx PGA의 회로도 169

그림 3-15. Rx PGA의 이득 측정결과 170

그림 3-16. Low Pass Filter의 회로도 170

그림 3-17. Tx Low Pass Filter의 frequency response (simulation) 171

그림 3-18. Up Conversion Mixer 회로도 172

그림 3-19. Up Conversion Mixer Switch 회로도 173

그림 3-20. Drive Amplifier Core 회로도 174

그림 3-21. Drive Amplifier Gain Controller 회로도 174

그림 3-22. Feedtough Canceller 구성도 175

그림 3-23. Delay Circuit 회로도 176

그림 3-24. Delay Circuit AC response (simulation) 176

그림 3-25. Delay Cell 회로도 177

그림 3-26. Delay Cell AC response 178

그림 3-27. Delay Out 회로도 179

그림 3-28. LO Feed 회로도 180

그림 3-29. LO Feed AC response 180

그림 3-30. PLL 회로도 181

그림 3-31. VCO 회로도 182

그림 3-32. VCO 주파수 (measured) 182

그림 3-33. Charge pump 회로도 183

그림 3-34. Charge pump simulation 결과 184

그림 3-35. Integer-N divider block diagram 184

그림 3-36. SPI 회로도 185

그림 3-37. SPI 동작 timing 186

그림 3-38. 위상잡음 187

그림 3-39. 칩 크기 및 보드 사진 189

그림 3-40. 칩 상세 사진 189

그림 3-41. 태그칩 구성도 및 태그 형상 190

그림 3-42. 태그 칩 H/W 구성 및 기능 191

그림 3-43. 전압 체배기 192

그림 3-44. 전압 체배기 파형 (simulation) 193

그림 3-45. 전압 체배기 파형 (measured) 193

그림 3-46. 기준전압 발생회로 194

그림 3-47. 기준전압 파형 (simulation) 194

그림 3-48. 기준전압 파형 (measured) 195

그림 3-49. 과전압 방지회로 195

그림 3-50. 정전압 발생회로 196

그림 3-51. 정전압 파형 (simulation) 197

그림 3-52. 정전압 파형 (measured) 197

그림 3-53. 변조 회로 198

그림 3-54. 인코딩 신호 및 변조된 RF 파형 (simulation) 199

그림 3-55. 공통소스 증폭기를 이용한 복조회로 199

그림 3-56. 복조회로 입출력 파형 (simulation) 200

그림 3-57. 복조회로 입출력 파형 (measured) 200

그림 3-58. Power On Reset 회로 201

그림 3-59. Power On Reset 회로 출력파형 (simulation) 202

그림 3-60. Power On Reset 회로 출력파형 (simulation) 202

그림 3-61. 클록 발생 회로 203

그림 3-62. 전압변동에 따른 클록주파수 변화 (simulation) 204

그림 3-63. 클록주파수 파형 (measured) 204

그림 3-64. 아날로그 및 프로토콜 테스트 보드 205

그림 3-65. Gen 2 Protocol 인증 테스트 206

그림 3-66. 상용리더를 사용한 국제표준규격 연동시험 207

그림 3-67. 웨이퍼 사진 및 필드 영역 207

그림 3-68. 태그 (태그칩+안테나) 및 시험보드 207

그림 4-1. 항만물류 서비스 분야 211

그림 4-2. 항만물류용 능동형 RFID 시스템 구조 212

그림 4-3. 고정형 리더 하드웨어 구조도 214

그림 4-4. 고정형 리더 소프트웨어 구조 216

그림 4-5. 고정형 리더 결과물 217

그림 4-6. 장비부착형 리더 하드웨어 구조도 219

그림 4-7. 장비부착형 리더 S/W 구조 220

그림 4-8. 장비부착형 리더 결과물 221

그림 4-9. 휴대형 리더 하드웨어 구조도 223

그림 4-10. 휴대형 리더 소프트웨어 구조 224

그림 4-11. 휴대형 리더 결과물 225

그림 4-12. 컨테이너 태그 RF부 구조도 227

그림 4-13. 컨테이너 태그 디지털부 구조도 228

그림 4-14. 컨테이너 부착형 태그 소프트웨어 구조 229

그림 4-15. 컨테이너 부착형 태그 결과물 230

그림 4-16. e-Seal형 태그 RF 구조도 233

그림 4-17. e-Seal형 태그 디지털 부 구조도 233

그림 4-18. e-Seal형 태그 소프트웨어 구조 235

그림 4-19. e-Seal형 태그 결과물 236

그림 4-20. 저주파 태그 엑사이터 하드웨어 구조도 238

그림 4-21. 저주파 태그 엑사이터 결과물 239

그림 5-1. RFID미들웨어 구성 246

그림 5-2. REMS 화면 247

그림 5-3. 항공수하물 관리 시스템 248

그림 5-4. 항만 게이트 반출입 관리 249

그림 5-5. POC (Point of Care) 의료관리 시스템 250

그림 6-1. 센서노드 하드웨어 형상 256

그림 6-2. 센서노드 하드웨어 인터페이스 보드 256

그림 6-3. 센서노드 소프트웨어 기술의 구조 258

그림 6-4. Cskip 방식에 의한 주소 할당 예제 259

그림 6-5. Tree 라우팅의 데이터 전달 방법 260

그림 6-6. Mesh 라우팅의 동작 방법 261

그림 6-7. Mesh 라우팅의 데이터 전달 방법 261

그림 6-8. Many-to-One 라우팅의 동작 방법 262

그림 6-9. Source 라우팅의 동작 방법 262

그림 6-10. 응용계층의 Address와 Binging 기능 263

그림 6-11. 응용계층에서의 End point간 Cluster 전달 기능 264

그림 6-12. Test Tool의 동작 화면 265

그림 6-13. 센서노드의 동작 캡쳐 화면 266

그림 6-14. 게이트웨이 및 브리지 기반 센서 네트워크 확장 망 구조도 267

그림 6-15. 게이트웨이의 기능 블록 구조 270

그림 6-16. 게이트웨이 기능 구조 271

그림 6-17. 게이트웨이 하드웨어 271

그림 6-18. 브리지 하드웨어 기능 블록 구조 272

그림 6-19. RF 트랜시버 접속부 273

그림 6-20. 브리지 하드웨어 274

그림 6-21. 게이트웨이 소프트웨어 기능 블록도 275

그림 6-22. Zigbee 기반 브리지 프로토콜 구조 276

그림 6-23. 브리지 소프트웨어 구조 277

그림 6-24. BDL/ZIPL 블록 상호 작용도 279

그림 6-25. BRL 블록 상호 작용도 280

그림 6-26. Testbed 시스템 구성도 281

그림 6-27. 전원공급장치의 Pin assignment Dimensions 283

그림 6-28. 메인모듈 구성도 284

그림 6-29. 부트로더 메모리 구조 285

그림 6-30. Flooding 기법을 이용한 신뢰성 있게 적용 방안 287

그림 6-31. Flooding 기법을 이용한 신뢰성 있게 적용 방안 288

그림 6-32. Testbed 관리 화면 291

그림 6-33. Log함수의 특성 294

그림 6-34. 중간노드를 통한 데이터 송신 295

그림 6-35. 메쉬기반 다중경로 라우팅 기술 성능평가 결과 298

그림 6-36. 트리기반 다중경로 라우팅 알고리즘 300

그림 6-37. Route setup 결과 302

그림 6-38. 트리기반 다중경로 라우팅 기술 성능평가 결과 302

그림 6-39. 링크계층 기반의 신뢰성 있는 크로스 레이어 라우팅 알고리즘 304

그림 6-40. 링크계층 기반 신뢰성 크로스 레이어 라우템 알고리즘 성능분석 305

그림 6-41. 이동경로 예측 기반 라우팅 알고리즘 306

그림 6-42. 이동경로 예측 기반 라우팅 알고리즘의 성능분석 307

그림 6-43. 동기화 알고리즘 308

그림 6-44. 예약기반 저전력 스케쥴링 알고리즘 309

그림 6-45. 메쉬 기반 동기식 저전력 라우팅 방법 알고리즘의 성능분석 310

그림 6-46. IEEE 802.15.4 기반 비동기식 저전력 프로토콜 311

그림 6-47. IEEE 802.15.4 기반 비동기식 저전력 프로토콜의 실험결과 312

그림 6-48. 이종망연동 구조도 313

그림 6-49. IEEE 802.15.4 Association 과정 314

그림 6-50. IPv6 Auto configuration 과정 315

그림 6-51. 제안 프로토콜 접속 과정 317

그림 6-52. Stateless IPv6 auto configuration 318

그림 6-53. 16bit short Address를 이용한 local IPv6 Address 319

그림 6-54. IP기반 WSN 센서네트워크 패킷 흐름 321

그림 6-55. 외부망에서 센서망으로 들어오는 패킷 변화 322

그림 6-56. 노드가 이동하지 않을 때 tree 라우팅 324

그림 6-57. Mobile network에서의 hierarchical 라우팅 324

그림 6-58. 노드 이동 및 link failure에 의한 route error 326

그림 6-59. 외부 노드로의 라우팅 327

그림 6-60. 집중형 이동성 지원 알고리즘 328

그림 6-61. 분산형 이동성 지원 알고리즘 329

그림 6-62. 센서 네트워크 구성도 331

그림 6-63. 이동 노드의 구성 331

그림 6-64. Multi-lateration을 나타낸 도 333

그림 6-65. 클러스터 기반의 위치인식 334

그림 6-66. 위치인식 기능 확인 - 서버 335

그림 6-67. 이동 노드 위치인식 유닛 연결도 336

그림 6-68. 네트워크 기반 위치인식 환경 337

그림 6-69. 센서노드 구조 337

그림 6-70. 상대적인 Local map 정보 338

그림 6-71. 클러스터헤드 구조 339

그림 6-72. map 통합 339

그림 6-73. 랜덤 분포에서 RSSI거리 측정 시 시뮬레이션 결과 340

그림 6-74. 랜덤 C-shape 분포에서 ToA 거리 측정 시 시뮬레이션 결과 342

그림 6-75. 대규모 네트워크에서 간소화 된 계산을 이용한 분산 위치인식 기법 343

그림 6-76. 간소화 기법의 수행 결과 343

그림 6-77. Equivalent Energy Level Projection에 의한 토폴로지 구성 절차 348

그림 6-78. 기준 노드 증심 상대적 위치 추정 348

그림 6-79. 등가 에너지 레벨상 clustering, routing 349

그림 6-80. 센서 데이터 처리 및 융합 과정 350

그림 6-81. Target에 따른 자계 센서시험 결과 350

그림 6-82. 방향과 거리에 따른 차량의 자계 센서 크기 변화 351

그림 6-83. Target의 거리와 방향에 따른 변화량 실험 그래프 352

그림 6-84. 격자 분포 시뮬레이션 354

그림 6-85. 오차 분포 시뮬레이션 354

그림 6-86. 불규칙 분포 시뮬레이션 355

그림 6-87. 송신율을 조정할 때 사용 가능한 대역폭 358

그림 6-88. RTRD 알고리즘 순서도 358

그림 6-89. 데이터 전달 성공률 비교 359

그림 6-90. TDSS 알고리즘의 구성 361

그림 6-91. 목표물의 움직임을 추정하기 위한 확률 모델 362

그림 6-92. TDSS 알고리즘 중 Subarea 관리를 위한 부분 362

그림 6-93. Duty cycle 변화를 통한 TDSS 슬립 스케쥴링 363

그림 6-94. TDSS 슬립 스케쥴링 알고리즘 364

그림 6-95. 목표물의 움직임의 예 364

그림 6-96. 전력 효율성 비교 365

그림 6-97. 추적 지연성 비교 365

그림 6-98. 서비스 내용과 규모에 의한 서비스모델 376

그림 6-99. 네트워크 유형에 의한 서비스모델 377

그림 6-100. USN 진화단계에 의한 서비스모델 378

그림 6-101. USN 기반 서비스모델의 유형 380

그림 6-102. USN 산업의 가치사슬 386