표제지

제출문

최종연구보고서 초록

요약문

SUMMARY

CONTENTS

목차

제1장 연구개발과제의 개요 28

제1절 연구개발의 목적 및 범위 30

제2절 연구개발의 배경 및 필요성 32

제2장 국내·외 기술개발 현황 34

제1절 프로그래머블 IC의 안전성 평가기술 개발 현황 36

제2절 디지털시스템 Dependability 평가기술 개발 현황 37

제3절 디지털시스템 사이버보안 평가기술 현황 38

제4절 MCR 운전원 팀 수행도 평가기술 개발 현황 39

제3장 연구개발 수행 내용 및 결과 40

제1절 프로그래머블 IC의 안전성 평가기술 개발 42

1. 프로그래머블 로직의 종류 42

2. 프로그래머블 로직의 설계 및 제작 단계에 발생 가능한 문제점 56

3. 프로그래머블 로직 설계의 기술방법(Description Method) 83

4. 프로그래머블 로직 설계를 위한 논리합성 도구 93

5. 프로그래머블 논리소자 설계적합성 평가지침 개발 113

6. 프로그래머블 논리소자 설계적합성 평가지침 시범적용 135

제2절 디지털시스템 Dependability 평가기술 개발 162

1. 소프트웨어 신뢰도 개발 프레임워크 163

2. 디지털 I&C 시스템과 Dependability 모델 171

3. Dependability 모델링 185

4. 소프트웨어 위험모듈 예측시스템 개발 197

5. 디지털시스템의 Dependability 평가지침 개발 206

제3절 디지털시스템 사이버보안 평가기술 개발 212

1. 디지털 시스템 사이버보안 정책표준 개발 212

2. 디지털 계측제어계통 침투시험을 통한 사이버보안 취약성 분석 221

3. 디지털시스템 사이버보안 평가기술 개발 249

제4절 MCR 운전원 팀수행도 평가기술 개발 262

1. 이론 연구 및 평가사례 분석 265

2. 팀 수행도 요인 및 기준행위 도출 281

3. 팀수행도 평가모델 구축 287

4. 팀수행도 평가모델의 평가절차 검증 및 보완 295

5. 팀수행도 평가 전산화 모듈 개발 300

제4장 목표 달성도 및 관련 분야에의 기여도 312

제5장 연구개발결과의 활용계획 318

제6장 연구개발과정에서 수집한 해외과학기술 정보 322

제7장 참고문헌 326

부록 335

부록 I. 안전규제지침(안), "디지털 계측제어계통의 프로그램가능 논리소자 설계 및 검증 방법" 336

부록 II. 안전기술지침(안), "디지털 시스템의 Dependability 평가지침" 346

부록 III. 안전기술지침(안), "디지털시스템 사이버보안 정책표준" 354

목차 356

제1장 개요 358

제1절 목적 358

제2절 범위 359

제3절 기대 효과 359

제4절 문서의 구조 360

제1부 관리적 보안 362

제2장 정보보호 조직의 구성 364

1. 경영 정보 보안 위원회 364

2. 정보 보안 조정 위원회 364

3. 정보 보안 임무의 배정 365

4. 정보 프로세스 설비를 위한 권한 부여 절차 365

5. 정보 보안 전문가의 조언 366

6. 조직 간의 협력 366

7. 정보 보안의 독립적 검토 367

제3장 제3자의 접근에 대한 보안 368

1. 제3자 접근 위험의 인식 368

2. 외부자 계약시의 보안 요구조건 369

제4장 인력 보안 370

1. 직무 명시와 인력 자원의 보안 370

2. 사용자 훈련 371

3. 보안 사고와 고장에 대한 대응 371

제5장 통신 및 운영 373

1. 운영상의 절차와 책임 373

2. 시스템 계획 및 도입 377

3. 악의적 S/W로부터의 보호 378

4. 운영 관리 379

5. 네트워크 관리 380

6. 미디어 관리와 보안 381

7. 데이터와 소프트웨어의 교환 383

제6장 사업연속성관리 388

1. 사업연속관리의 제 관련사항 388

제7장 준거성 392

1. 법적 요구사항 준수 392

2. 기술적 준거성 및 보안정책 점검 396

3. 시스템 감사 시 고려사항 397

제8장 재난 복구 399

제2부 물리적 보안 400

제9장 물리적 환경적 보안 402

1. 보안 구역 402

2. 장비 보안 405

3. 일반적 통계 408

제3부 기술적 보안 410

제10장 위험분석 412

제11장 접근통제 414

1. 접근 통제에 대한 사업 요구 사항 414

2. 사용자 접근 관리 415

3. 사용자 책임 417

4. 네트워크 접근 통제 418

5. 운영 시스템의 접근 통제 422

6. 응용 프로그램 접근 통제 426

7. 시스템 접근과 사용을 감시 427

8. 모바일 컴퓨팅과 텔레워킹 430

제12장 시스템 개발과 관리 433

1. 시스템의 보안 요구사항 433

2. 응용 시스템의 보안 433

3. 파일 시스템의 보안 436

4. 개발 및 지원 프로세스 보안 437

부록 IV. 프로그램 사양, "원전 보안성 평가도구 (사이버보안 위험도평가 프로그램)" 441

부록 V. 프로그램 웹페이지, "웹기반 팀 수행도 평가 프로그램" 446

부록 VI. 안전기술지침(안), "원전 주제어실 팀 수행도 평가지침" 461

BIBLIOGRAPHIC INFORMATION SHEET 470

서지정보양식 471

표 3.1-1. 조합 논리표 47

표 3.1-2. 부품 및 그에 따른 정보들(Gallant 1995) 70

표 3.1-3. 전력 소모에 대한 예 76

표 3.1-4. VHDL로 같은 기능을 서로 다르게 기술한 예제 87

표 3.1-5. RTL 라이브러리에 포함된 성능 지표 예시(Gajski and Ramachandran 1994) 105

표 3.1-6. CDFG의 구현에 대한 예제 105

표 3.1-7. 프로그래머블 논리소자와 계통개발 사이의 연관관계 114

표 3.1-8. 프로그래머블 논리소자 설계수명주기 계획의 내용 116

표 3.1-9. 요구사항 완벽성 및 정확성 평가항목 132

표 3.2-1. 소프트웨어의 손상과 관련된 속성 (예) 165

표 3.2-2. 소프트웨어의 무결성 수준 [IEEE1012 2004] 166

표 3.2-3. 결함예방 태스크와 소프트웨어 생명주기(예) 168

표 3.2-4. 결함제거 태스크와 소프트웨어 생명주기(예) 170

표 3.2-5. 소프트웨어 신뢰도 결함율 모델 176

표 3.2-6. 소프트웨어 신뢰도 NHPP 모델 177

표 3.2-7. 시험회수 결정을 위한 여러 가지 방법들의 비교 [박진균O2] 186

표 3.2-8. 요구되는 시험의 횟수 187

표 3.2-9. 대표적인 모델링 방법들의 장단점 비교 190

표 3.2-10. 소프트웨어 매트릭스의 선택 201

표 3.2-11. 데이터 모듈의 잠재위험 분포 202

표 3.2-12. 시험케이스별 예측된 잠재위험 분포 (CM1) 203

표 3.2-13. 시험케이스별 예측된 잠재위험 분포 (PC1) 203

표 3.3-1. 사이버보안 정책 항목별 구성 내용 217

표 3.3-2. 사이버보안 정책 세부구성 219

표 3.3-3. 방화벽 3가지 방식의 비교 245

표 3.3-4. 관리적 보안에 대한 평가문항 250

표 3.3-5. 기술적 보안에 대한 평가문항 253

표 3.3-6. 물리적 보안에 대한 평가문항 254

표 3.3-7. 관리적 보안에 대한 평가문항 255

표 3.3-8. 정책적 보안에 대한 평가문항 256

표 3.3-9. 평가 영역별 평가지표 및 관련 문헌 260

표 3.4-1. 팀 프로세스에 관한 연구 266

표 3.4-2. 리더십 연구의 접근방법 270

표 3.4-3. 팀 기술 분야 및 평가 기준행위(Fowlkes 외, 1994) 277

표 3.4-4. TARGETs과 관련된 사건의 예 278

표 3.4-5. 팀 수행도 요인 분석 282

표 3.4-6. 팀 수행도 요인에 대한 세부행위 및 평가 기준행위 283

표 3.4-7. 팀 직무특성 평가 방법 287

표 3.4-8. 팀 직무 패턴에 대한 평가 기준 289

표 3.4-9. 팀 수행도 요소의 중요도 평가 방법 290

표 3.4-10. 팀 수행도 요인 평가 방법 291

표 3.4-11. 팀 수행도 평가 방법 292

표 3.4-12. 팀 수행도 계산 방법 292

표 3.4-13. 팀 수행도 분석 기준표 294

표 3.4-14. 팀 수행도 평가대상 발전소 적용 검토 결과 295

표 3.4-15. 비상운전직무의 팀 수행도 평가 대상 타당성 결과 296

표 3.4-16. 팀 수행도 평가대상 직무 구분의 타당성 검토 결과 296

표 3.4-17. 팀 수행도 평가요소에 대한 행위기준 검토 결과 예시 298

표 3.4-18. 팀 수행도 평가 척도에 대한 전문가 평가 내용 299

그림 3.1-1. PAL22V10의 내부 구조 45

그림 3.1-2. 기본적인 조합 논리 요소(PAL Device Data Book and Design Guide 1995) 47

그림 3.1-3. PAL의 논리조합의 배열 (PAL Device Data Book and Design Guide 1995) 48

그림 3.1-4. CPLD 내부 구조 (Programmable Logic Data Book 1994) 50

그림 3.1-5. 논리 블록의 내부 구조 51

그림 3.1-6. EPLD 내부 구조 (Programmable Logic Data Book 1994) 53

그림 3.1-7. 기능 블록의 내부 구조 54

그림 3.1-8. clock skew가 발생하는 회로 예제 59

그림 3.1-9. 클럭 신호 분배를 위한 설계 예시(Winker and Prosser 1980) 61

그림 3.1-10. 비동기 입력 IN을 가지는 FSM 설계 예제(Winker and Prosser 1980) 61

그림 3.1-11. 논리회로 지연을 통한 펄스 생성 회로(Zeidman 1994) 63

그림 3.1-12. 클럭과 동기를 통한 신호지연을 사용한 펄스 생성 회로(Zeidman 1994) 64

그림 3.1-13. HOLD TIME VIOLATION에 대한 회로 예제(Zeidman 1994) 65

그림 3.1-14. HOLD TIME VIOLATION이 발생하지 않는 회로 예제(Zeidman 1994) 65

그림 3.1-15. 비동기 신호에 의한 glitch 생성 회로 예제 66

그림 3.1-16. 버스 경쟁에 대한 예시(Zeidman 1994) 67

그림 3.1-17. 버스 경쟁에 대한 해결책(Zeidman 1994) 67

그림 3.1-18. setup time에 대한 설명 68

그림 3.1-19. metastability 상태에 대한 해결책 69

그림 3.1-20. 예측과 실제 시간지연 차이에 따른 설계 반복 회수 71

그림 3.1-21. 집적회로 크기와 논리회로/모듈연결 지연시간 사이의 관계 (Smith 1995) 72

그림 3.1-22. 정확한 예측을 위한 RC 등가회로 예제(Gallant 1995) 73

그림 3.1-23. 기본적인 SCR 구조 80

그림 3.1-24. MOORE 방법 (Rajan 1995) 84

그림 3.1-25. MEALY 방법 (Rajan 1995) 85

그림 3.1-26. 4-TO-16 decoder 설계 예시 85

그림 3.1-27. 상태 결정 조건에 대한 VHDL 예제(RAJAN 1995) 89

그림 3.1-28. Verilog HDL를 사용하여 구현한 간단한 논리회로 예제 91

그림 3.1-29. 논리합성 절차(Widman 1994) 94

그림 3.1-30. 부울 평탄화 과정에 대한 예제 1 95

그림 3.1-31. 부울 평탄화 과정에 대한 예제 2 96

그림 3.1-32. 고수준 논리합성 도구의 기능(Gajski and Ramachandran 1994) 97

그림 3.1-33. DATA FLOW GRAPH의 간단한 예시 99

그림 3.1-34. CONTROL DATA FLOW GRAPH 100

그림 3.1-35. 논리합성 도구가 설계에 미치는 영향을 보여주는 설계 예시 103

그림 3.1-36. 성능 개선이 이루어진 설계 예시 103

그림 3.1-37. carry chain adder를 구현하는 두 가지 방식 108

그림 3.1-38. 표현 방식에 따라 서로 다르게 합성된 회로 예제 109

그림 3.1-39. 면적을 줄이기 위한 방법을 사용하여 합성된 회로 예제 110

그림 3.1-40a. RTCA/DO-254의 프로그래머블 논리소자 설계수명주기 114

그림 3.1-40b. IEC 62566(안)의 프로그래머블 논리소자 설계수명주기 115

그림 3.1-41. 프로그래머블 로직 설계결과물에 대한 V&V 활동 128

그림 3.1-42. 테스트플랫폼 구성현황 136

그림 3.1-43. 테스트플랫폼 장비 136

그림 3.1-44. 테스트플랫폼 전체 개요 137

그림 3.1-45. 테스트플랫폼 주요 모듈 137

그림 3.1-46. Ethernet을 통한 시험플랫폼과 HOST PC 연결 설정정보 140

그림 3.1-47. Ethernet을 통한 시험플랫폼과 HOST PC 연결 140

그림 3.1-48. HOST PC에서 Xilinx ISE 11 실행화면 141

그림 3.1-49. FPGA에서 Bit-Stream 다운로드 실행화면 142

그림 3.1-50. USB to RS232를 통한 시험플랫폼과 HOST PC 연결 143

그림 3.1-51. FPGA 모듈 144

그림 3.1-52. TOP Level Design Code 146

그림 3.1-53. DUV와 시험플랫폼 사이 인터페이스 BUS인 AMBA Specification 문서 147

그림 3.1-54. HB_MINI_AMBA Code 148

그림 3.1-55. SPEAR-09-H022 메모리맵 150

그림 3.1-56. 시험플랫폼 구성도 151

그림 3.1-57. 테스트플랫폼 장비 153

그림 3.1-58. 시험플랫폼과 DUV 사이의 시간지연요소 154

그림 3.1-59. 전체 시험플랫폼에서 시간지연 측정 개요도 155

그림 3.1-60. 시험플랫폼에서 시간지연 측정을 위한 C Code 156

그림 3.1-61. 시험플랫폼에서 시간지연 측정을 위한 HDL 157

그림 3.1-62. Xilinx ISE 11에서의 DUV를 위한 프로젝트 수행 결과 158

그림 3.2-1. Dependability와 Security 사이의 관계 164

그림 3.2-2. 소프트웨어 신뢰도의 전반적인 특성 165

그림 3.2-3. S/W 개발 및 신뢰도 프로세스 모델 167

그림 3.2-4. 디지털 I&C 계통의 Dependability 정량적 평가의 한계점 179

그림 3.2-5. 결함 공간(fault space) 180

그림 3.2-6. 정량적인 dependability 평가 절차 182

그림 3.2-7. 시험 프로세스와 관련 문서들의 관계 (IEE829) 188

그림 3.2-8. 시험케이스의 생성기술 189

그림 3.2-9. 기본적인 DFM 모델링 구성요소 194

그림 3.2-10. 간단한 디지털 제어시스템과 해당 시스템의 DFM 모델 194

그림 3.2-11. 기계학습을 이용한 소프트웨어 위험모듈 예측 프로세스 198

그림 3.2-12. 위험모듈 예측모델의 구조 201

그림 3.2-13. 잠재위험 모듈 예측 결과(CM1) 204

그림 3.2-14. 잠재위험 모듈 예측 결과(PC1) 204

그림 3.2-15. Dependability 평가항목 검토 및 지침개발 체계 206

그림 3.3-1. 침투 테스트 단계 224

그림 3.3-2. 커널 취약점의 피해 범위 225

그림 3.3-3. Actual Spy 키로거로 행한 공격 결과 227

그림 3.3-4. LC5로 행한 윈도우즈 로그인 계정에 대한 패스워드 크래킹 228

그림 3.3-5. 버퍼오버플로우 취약점에 대한 개념도 229

그림 3.3-6. 정상적인 ARP 요청 232

그림 3.3-7. 정상적인 ARP 응답 232

그림 3.3-8. ARP 스푸핑에 의해 조작된 ARP 응답 233

그림 3.3-9. ARP 스푸핑 후의 패킷 스니핑 (1) 233

그림 3.3-10. ARP 스푸핑 후의 패킷 스니핑 (2) 234

그림 3.3-11. 네트워크 서버 프로그램의 예 237

그림 3.3-12. VPN의 개념도 240

그림 3.3-13. 네트워크 방화벽의 위치 243

그림 3.3-14. 침입 탐지 시스템의 설치 위치 246

그림 3.3-15. 보안성 평가를 위한 영역별 가중치 261

그림 3.4-1. 이론적 팀 수행도 평가모델 개발 절차 263

그림 3.4-2. 웹기반 팀수행도 평가모듈 개발 및 평가지침 개발 절차 264

그림 3.4-3. 팀 수행도 모델 266

그림 3.4-4. 오류 유형별 문제화 비율(Helmreich 외, 1990) 273

그림 3-4-5. BARS 평가지 예 275

그림 3.4-6. 팀 수행도 요소별 중요도 평가를 위한 SMEs의 평가 매트릭스 290

그림 3.4-7. 팀 직무 특성 매트릭스 293

그림 3.4-8. 가중치를 적용한 팀 수행도 평가 점수 297

그림 3.4-9. 이론 모델 기반의 기능 아키텍처 300

그림 3.4-10. 웹 기반의 물리 아키텍처 301

그림 3.4-11. 운전 직무 입력 예시 302

그림 3.4-12. 운전직무보기 페이지 예시 303

그림 3.4-13. 팀 직무 특성평가 설명 페이지 304

그림 3.4-14. 팀 직무 특성평가 페이지 예시 305

그림 3.4-15. 업무 중요도 평가 매트릭스 페이지 예시 306

그림 3.4-16. 업무 중요도 평가 페이지 예시 307

그림 3.4-17. 팀 수행도 요인 평가 설명 페이지 308

그림 3.4-18. 팀 수행도 요인 평가 페이지 308

그림 3.4-19. 팀 수행도 평가 페이지 309

그림 3.4-20. 팀 수행도 계산 결과 페이지 309

그림 3.4-21. 팀 수행도 분석 페이지 311

I. 제목

신규 디지털설비의 안전성평가기술 및 MCR 운전원 팀수행도 평가기술 개발

II. 연구개발의 목적 및 필요성

2007년 3월부터 2010년 3월까지 3년 동안 추진되어 온 본 단위과제의 최종목표는 프로그래머블 IC의 안전성, 디지털시스템의 Dependability, 디지털시스템의 사이버보안, MCR 운전원의 팀 수행도 등에 대한 평가기술 개발이다.

본 연구개발의 필요성은 가동원전의 디지털 설비개선이나 신규 또는 차세대 발전소의 건설 및 운영 심사에 대비하고, 디지털 계측제어시스템에 대두되었던 기술적인 안전성 현안들을 규제자 입장에서 선도적으로 해결할 수 있는 방안들을 모색해서 설계자 또는 사업자에게 규제방향을 조기에 제시함으로써 그들이 안정되고 일관된 인허가 활동을 도모하게 할 수 있게 하는 데 있다.

III. 연구개발의 내용 및 범위

연구목표에 따른 연구개발 내용 및 범위는 다음과 같다.

1. 프로그래머블 IC의 안전성 평가기술 개발

- 디지털계측제어계통의 프로그래머블 IC 설계방법 도출

- 디지털계측제어계통에서의 프로그래머블 IC 설계단계별 문서화 요건 개발

- 디지털 계측제어계통 프로그래머블 IC 검증방법에 대한 지침(안) 개발

- 시범 플랫폼 적용을 통한 프로그래머블 IC 설계검증모델 적용가능성 확인

2. 디지털시스템 Dependability 평가기술 개발

- 디지털시스템 Dependability 측정기술 분석

- 디지털시스템 Dependability 분석모델 개발

- 원전 디지털계측제어계통의 Dependability 평가지침 개발

3. 디지털시스템 사이버보안 평가기술 개발

- 원전 디지털계측제어시스템 사이버보안 정책표준 개발

- 사이버보안 침투 테스트 수행 및 취약점 대응방안 제시

- 사이버보안 평가도구(전산 프로그램) 및 위험도 평가방법론 개발

4. MCR 운전원 팀워크 및 협업을 고려한 인적수행도 평가기술 개발

- MCR 운전원 팀 수행도 평가모델 개발을 위한 이론적 기반 수립

- MCR 운전원 팀 수행도의 인간공학적 모델 개발 : 5 Step

- MCR 운전원에 대한 웹기반 팀 수행도 평가프로그램 개발

- MCR 운전원에 대한 팀 수행도 평가지침(안) 개발

IV. 연구개발 결과

본 연구를 수행한 결과 프로그래머블 IC, 디지털시스템 Dependability, 디지털 시스템 사이버보안, MCR 운전원 팀수행도 등의 각 분야 연구목표를 달성한 것으로 자평한다. 특히 디지털-기반 계측제어와 관련한 각종 현안사항과 미래수요 기술에 대한 연구결과에 기초하여 가동원전의 디지털 설비개선과 신규원전에 대한 인허가 경험 반영하여 개발한 4건의 규제지침(안)은 디지털 규제기술의 자립과 디지털설비의 국산화 사업에 기여할 것으로 평가된다. 또한 본 과제를 통해 개발한 전산 프로그램 "웹기반 팀 수행도 평가 프로그램"은 MCR 운전원의 팀워크 및 협업에 의한 인적수행도 평가를 위한 보조도구로써 유용하게 활용될 것으로 기대된다. 본 연구기간 중 발간된 주제별보고서는 다음과 같다.

○ 프로그래머블 IC의 안전성 평가기술 개발

1. KINS/RR-552, "프로그래머블 로직 선택 및 사용", 2008.2

2. KINS/RR-553, "프로그래머블 로직 설계, 시험 및 인증", 2008.2

3. KINS/RR-654, "프로그래머블 로직 검증에 대한 국제기술동향 분석", 2009.2

4. KINS/RR-655, "디지털 안전계통에서의 프로그래머블 로직 검증방법", 2009.2

5. KINS/RR-725, "디지털 안전계통에서의 프로그래머블IC 설계적합성 확인방법", 2010.2

6. KINS/RR-726, "프로그래머블 논리소자 설계적합성 확인방법 시범적용", 2010.2

○ 디지털시스템 Dependability 평가기술 개발

1. KINS/RR-517, "원전 안전-필수 소프트웨어의 정량적 신뢰도 평가기법", 2007.12

2. KINS/RR-554, "원전 안전-필수 SW의 정성적 Dependability 평가기법 연구동향", 2008.2

3. KINS/RR-656, "원전 디지털시스템 Dependability 평가기술 연구", 2009.2

4. KINS/RR-680, "원전 안전-필수 I&C 시스템의 소프트웨어 유지보수", 2009.7

5. KINS/RR-722, "SVM을 이용한 소프트웨어 위험 모듈 예측에 관한 연구", 2010.1

○ 디지털시스템 사이버보안 평가기술 개발

1. KINS/HR-844, "디지털 시스템 사이버보안 정책 표준 개발", 2008.2

2. KINS/HR-895, "디지털 계측제어계통 침투시험을 통한 사이버보안 취약성 분석"

ㆍ vol.1 - 디지털시스템 사이버보안 취약점 분석, 2009.2

ㆍ vol.2 - 원전 디지털시스템 사이버보안 침투 테스트 수행 결과, 2009.2

3. KINS/HR-994, "디지털시스템 사이버보안 평가기술 개발", 2010.2

○ MCR 운전원 팀워크 및 협업을 고려한 인적수행도 평가기술 개발

1. KINS/RR-555, "MCR 운전원 팀수행도 평가모델 개발을 위한 이론적 기반 수립", 2008.2

2. KINS/RR-896, "주제어실 운전원 팀 수행도의 인간공학적 평가모델 개발", 2009.2

3. KINS/RR-993, "팀워크 및 협업요인에 대한 인적수행도 평가지침 개발", 2010.2

V. 연구개발결과의 활용계획

상기 연구개발결과는 가동원전의 디지털 설비개선이나 신규 또는 차세대 원전의 디지털 계측제어시스템에 대한 인허가 규제방침과 검토절차를 수립하였으며, 다음과 같은 분야들에 활용되었거나 또는 앞으로도 활용될 것으로 기대된다.

○ 가동원전의 아날로그 설비를 디지털 설비로 교체할 때나 신규 원전의 건설 및 운영허가 심사시에 디지털 계측제어계통과 인간-기계연계의 설계 검토에 적용.

○ 차세대원전 및 중소형로의 개량형 디지털시스템과 인간-기계연계의 안전성 심사방향을 확립하고, 관련된 상세안전요건, 안전규제지침 및 안전심사지침 수립을 위한 기술적인 배경 및 근거 제시.

○ 차세대원전의 안전규제를 위한 풍부한 지식 습득, 응용과 기술기준의 자립에 기여함.