본문 바로가기 주메뉴 바로가기
22대 대한민국 국회 국회정보길라잡이 국회의원검색
회원가입 로그인
HOME

정보검색

소장정보 검색

국회도서관 홈으로 정보검색 소장정보 검색
결과 내 검색 동의어 포함
결과 내 검색 동의어 포함

-

목차보기


PART 1 Digital 회로설계를 시작하기 위해 필요한 지식들
제1과 Verilog HDL로 Digital 회로설계를 시작하기 위한 사전학습 (Pre Study)

PART 2 Verilog HDL로 설계하기
제2과 Verilog HDL 학습 1 : VIVADO Tool을 활용한 설계 과정 익히기
제3과 Verilog HDL 학습 2 : 조합회로1 (Gate, Multiplexer)
제4과 Verilog HDL 학습 3 : 산술연산, 계층구조를 위한 Verilog HDL
제5과 Verilog HDL 학습 4 : 순차회로 설계를 위한 Verilog HDL

PART 3 Verilog HDL로 구현하기
제6과 실습장비 Hardware 익히기 1 : LED, 7 Segment
제7과 실습장비 Hardware 익히기 2 : Key matrix

PART 4 설계 Project 수행하기(과제에 대한 개념 정의부터 설계, 구현, 검증까지)
제8과 Project 1 : Stop Watch
제9과 Project 2 : UART
제10과 Project 3 : 4칙 연산 계산기
제11과 Project 4 : Alarm기능 시계
제12과 후속 학습을 위한 안내

부록
부록 1 Xilinx VIVADO Tool 설치하기
부록 2 Xilinx LUT(Lok Up Table) 이해하기
부록 3 FPGA와 MICOM
부록 4 실습장비 JFK-100A Board 활용을 위한 자료
부록 5 양방향 입출력 Port 구현을 위한 Verilog HDL
부록 6 Flash Memory로 Booting하기
부록 7 개발문서 정리하기

이용현황보기

(Verilog HDL로 설계하고 Xilinx vivado tool로 구현하는) Digital 회로설계실무 이용현황 표 - 등록번호, 청구기호, 권별정보, 자료실, 이용여부로 구성 되어있습니다.
등록번호 청구기호 권별정보 자료실 이용여부
0002275688 621.395 -17-3 서울관 서고(열람신청 후 1층 대출대) 이용가능
0002275689 621.395 -17-3 서울관 서고(열람신청 후 1층 대출대) 이용가능

추천서가 (다양한 추천 자료를 만나보세요)

권호기사보기

권호기사 목록 테이블로 기사명, 저자명, 페이지, 원문, 기사목차 순으로 되어있습니다.
기사명 저자명 페이지 원문 기사목차