표제지
감사의 글
국문요약
목차
제 1 장 서론 13
제 1 절 연구 배경 및 동향 13
제 2 절 논문의 구성 15
제 2 장 SoC 설계시 시스템 버스 구조 16
제 1 절 SoC 설계에서의 IP 집적 16
제 2 절 시스템 버스의 개념 18
제 3 절 시스템 버스의 종류 및 특징 21
3-1. 단일 버스의 단일 마스터 구조 21
3-2. 단일 버스의 다중 마스터 구조 22
3-3. 다중 버스의 단일 마스터 구조 23
3-4. 다중 버스의 다중 마스터 구조 24
3-5. 매트릭스의 상호 연결 설계의 특징 25
제 3 장 AMBA 인터페이스 26
제 1 절 AMBA 인터페이스 개요 26
제 2 절 AHB 버스의 기본 구성 요소 29
2-1. AHB 마스터 31
2-2. AHB 슬레이브 31
2-3. AHB 아비터 32
2-4. AHB 디코더 33
제 3 절 AHB 버스 구성요소의 연결 34
제 4 절 APB 특성 36
4-1. APB 슬레이브 38
4-2. APB 브리지 39
4-3. APB 버스의 데이터 전송 상태변화 40
제 4 장 다중 마스터를 이용한 AMBA 인터페이스 설계 41
제 1 절 임베디드 스트라이프 버스 구조 41
제 2 절 Embedded 스트라이프 버스를 이용한 다중 마스터 설계 43
2-1. PLD 버스2 구조 설계 45
2-2. 매트릭스의 상호 연결 구조 설계 46
2-3. 마스터 정의 50
2-4. 슬레이브 정의 52
2-5. 슬레이브 주소 맵 정의 54
제 3 절 동작실험 55
3-1. 다중 마스터 설계의 동작실험 55
3-2. 임베디드 스트라이프의 단일 버스 구조 동작실험 57
제 5 장 동작실험 및 결과 58
제 1 절 시뮬레이션 환경 58
1-1. 시뮬레이션 검증 방법 58
1-2. 다중 마스터의 설계 60
제 2 절 시뮬레이션 결과 61
2-1. 전체 타이밍 시뮬레이션 61
2-2. 임베디드 스트라이프의 단일 명령 모드 시뮬레이션 63
2-3. 병렬 버스 구조 모드에서의 시뮬레이션 63
2-4. 성능 비교 65
제 6 장 결론 66
참고문헌 67
Abstract 69
표 3-1 AMBA 인터페이스의 기능별 특성 27
표 3-2 AMBA AHB 아비터 신호의 기능 및 특성 29
표 3-3 AMBA AHB 버스 신호 30
표 3-4 AMBA APB 신호의 기능 37
표 4-1 마스터 모듈의 정의 및 기능 50
표 4-2 마스터의 백-엔드 인터페이스 신호 51
표 4-3 슬레이브 모듈의 정의 및 기능 53
표 4-4 다중 마스터 설계에 따른 슬레이브 어드레스 맵 54
표 5-1 명령어 처리의 총 버스 사용시간 65
그림 2-1 SoC 설계에 따른 IP 네트워크 연결기법 17
그림 2-2 공유 통신채널 버스 구조 18
그림 2-3 독립된 입ㆍ출력 버스 구조 20
그림 2-4 단일 버스에서의 단일 마스터 구조 21
그림 2-5 단일 버스에서의 다중 마스터 구조 22
그림 2-6 다중 버스에서의 단일 마스터 구조 23
그림 2-7 다중 버스에서의 다중 마스터 구조 24
그림 2-8 매트릭스의 상호 연결 구조 25
그림 3-1 일반적인 AMBA 인터페이스 시스템 28
그림 3-2 AHB 버스의 마스터 인터페이스 모듈 31
그림 3-3 AHB 버스의 슬레이브 인터페이스 모듈 32
그림 3-4 AHB 버스의 아비터 인터페이스 모듈 33
그림 3-5 AHB 버스의 디코더 인터페이스 모듈 33
그림 3-6 AHB 멀티플렉서 연결 구조 35
그림 3-7 APB 슬레이브 인터페이스 모듈 38
그림 3-8 APB 브리지의 인터페이스 모듈 39
그림 3-9 APB 상태도 40
그림 4-1 설계된 임베디드 스트라이프 내부의 기본 구성도 42
그림 4-2 임베디드 스트라이프 버스에서의 다중 마스터 설계 구성도 44
그림 4-3 PLD 버스 2의 내부 설계 구성도 45
그림 4-4 매트릭스 상호 연결 내부 설계 구성도 46
그림 4-5 입력 저장 입ㆍ출력 신호 설계 47
그림 4-6 디코더의 입ㆍ출력 신호 설계 48
그림 4-7 멀티플렉서의 입ㆍ출력 신호 설계 49
그림 4-8 다중 마스터 설계의 검증 방법 56
그림 4-9 단일 버스 구조에서의 동작 설계 구성도 57
그림 5-1 시뮬레이션 환경 도구 59
그림 5-2 임베디드 스트라이프와 결합된 다중 멀티 마스터 모듈 60
그림 5-3 다중 마스터의 전체 타이밍 시뮬레이션 61
그림 5-4 단일 버스 구조에서의 전체 타이밍도 64
그림 5-5 병렬 버스 구조에서의 전체 타이밍도 64