표제지
Abstract
요약
목차
제1장 서론 13
제2장 FPGA를 활용한 PCI 제어 모듈 설계 및 구현 17
2.1. 시스템 주제어부 19
2.1.1) Device Driver 개발 19
2.1.2) Device Driver 설치 27
2.1.3) 테스터 응용 프로그램 28
2.2. FPGA를 활용한 PCI 다기능 IO 모듈 30
2.2.1) 전원부 설계 32
2.2.2) PCI Edge 35
2.2.3) PCI Local Bus부 설계 37
2.2.4) PLD 회로 설계 및 VHDL 설계 42
2.2.5) Configuration Register의 설정 51
2.2.6) Serial EEPROM의 설정 52
2.2.7) 제작된 보드 테스트 59
제3장 실험 및 결과 60
3.1. Barcode recognition/classification system 60
3.2. 결과 및 고찰 66
제4장 결론 71
부록 12
부록 1.〈프로그램 1〉테스트 응용프로그램 72
부록 2.〈프로그램 2〉VHDL Top 모듈 99
부록 3.〈프로그램 3〉ucf 파일 105
참고문헌 108
〈표 2-1〉 PCI 버스에서 공급 전압에 따른 전류에 대한 표 30
〈표 2-2〉 32bit 확장보드에 대한 PCI 전원 단자 31
〈표 2-3〉 64bit 확장보드에 대한 증가된 전원 단자 31
〈표 2-4〉 PCI 버스 edge 신호 36
〈표 2-5〉 PCI Target Command Codes 41
〈표 2-6〉 Spartan-3군의 속성 43
〈표 2-7〉 Spartan-3군의 사용가능한 사용자 I/O 와 차동신호 I/O 쌍 43
〈표 2-8〉 Spartan-3군 FPGA에서 사용가능한 Block RAM 49
〈표 2-9〉 Configuration Register address map 51
〈그림 1-1〉 FPGA를 활용한 PCI 제어 모듈 및 바코드 인식 분류 시스템 15
〈그림 2-1〉 FPGA를 활용한 PCI 제어 모듈 18
〈그림 2-2〉 컨베이어 장치의 형태 18
〈그림 2-3〉 device driver 개발을 위한 WinDriver의 초기화면. 20
〈그림 2-4〉 개발된 PCI 카드를 선택을 위한 "Select Your Device" 대화상자 20
〈그림 2-5〉 개발된 PCI 제어 모듈을 위한 DriverWizard 화면. 21
〈그림 2-6〉 개발된 PCI 제어 모듈의 BAR2 메모리 테스트 화면. 22
〈그림 2-7〉 inf 파일을 발생시키는 화면. 22
〈그림 2-8〉 library code 생성을 위한 화면. 23
〈그림 2-9〉 시스템 화면 27
〈그림 2-10〉 "장치관리자" 대화상자 28
〈그림 2-11〉 테스트 응용프로그램 실행 화면 29
〈그림 2-12〉 PCI 보드의 전원 컨넥터 31
〈그림 2-13〉 외부 입력 +12.0V전원을 +5.0V 전원으로 변환하는 회로 33
〈그림 2-14〉 +5.0V전원을 +3.3V 전원으로 변환하는 회로 33
〈그림 2-15〉 +5.0V전원을 +2.5V 전원으로 변환하는 회로 33
〈그림 2-16〉 +5.0V전원을 +1.8V 전원으로 변환하는 회로 34
〈그림 2-17〉 +5.0V전원을 +1.2V 전원으로 변환하는 회로 34
〈그림 2-18〉 전원 Indicator LED 회로 34
〈그림 2-19〉 PCI edge 회로 35
〈그림 2-20〉 PLX9030와 PCI edge의 인터페이스 회로 36
〈그림 2-21〉 PCI local bus interface 구조도. 37
〈그림 2-22〉 PCI local bus interface 회로도 38
〈그림 2-23〉 Local Bus 블록 다이아그램. 39
〈그림 2-24〉 PCI Target Write. 39
〈그림 2-25〉 PCI Target Read. 39
〈그림 2-26〉 Local Bus PCI Target Access 40
〈그림 2-27〉 FPGA XC3S2000의 Bank0 회로도. 44
〈그림 2-28〉 FPGA XC3S2000의 Bank1 회로도. 45
〈그림 2-29〉 FPGA XC3S2000의 Bank2 회로도. 45
〈그림 2-30〉 FPGA XC3S2000의 Bank3 회로도. 46
〈그림 2-31〉 FPGA XC3S2000의 Bank4 회로도. 46
〈그림 2-32〉 FPGA XC3S2000의 Bank5 회로도. 47
〈그림 2-33〉 FPGA XC3S2000의 Bank6 회로도. 47
〈그림 2-34〉 FPGA XC3S2000의 Bank7 회로도. 48
〈그림 2-35〉 FPGA XC3S2000에서 DPRAM을 구현하는 과정 49
〈그림 2-36〉 개발된 PCI 제어 모듈의 EEPROM Cofiguration data. 53
〈그림 2-37〉 local memory space0의 descriptor와 공간 설정화면 53
〈그림 2-38〉 local memory space0의 Chip Select 발생 체크박스 화면 54
〈그림 2-39〉 PCI Register 데이타 54
〈그림 2-40〉 PCI Command/Status 설정 화면 55
〈그림 2-41〉 PCI Power Management Capabilities 설정 화면 55
〈그림 2-42〉 PCI Power Management Control/Status 설정화면. 56
〈그림 2-43〉 Hot Swap Control/Status 설정화면 56
〈그림 2-44〉 Local Configuration Registers 설정 화면 57
〈그림 2-45〉 Local Memory Space0 Bus Region Descriptor 화면 57
〈그림 2-46〉 Local Memory Space0의 범위 58
〈그림 2-47〉 Local Memory Space1 Bus Region Descriptor 화면 58
〈그림 2-48〉 Local Memory Space1의 범위 58
〈그림 2-49〉 PCI BOARD FRONT SIDE 59
〈그림 2-50〉 PCI BOARD BACK SIDE 59
〈그림 3-1〉 PILOT 컨베이어 장비의 실제 현장 사진 61
〈그림 3-2〉 실제 PILOT 컨베이어 장비의 설계도면 62
〈그림 3-3〉 제작된 실제 PILOT 간이컨베이어의 구성 부품 62
〈그림 3-4〉 실제 컨베이어 장치의 조림 과정 사진1 63
〈그림 3-5〉 실제 컨베이어 장치의 조림 과정 사진2 64
〈그림 3-6〉 제작된 PILOT 컨베이어와 PCI제어보드를 장착하여 시스템 주제 어부와의 연동 테스트 사진 65
〈그림 3-7〉 제작된 컨베이어의 제11회 산학협력 대구·경북 박람회 전시사진 65
〈그림 3-8〉 제11회 산학협력 대구·경북 박람회 참가 개발장비 시연 사진. 66
〈그림 3-9〉 테스트를 위한 바코드 인식 분류 시스템 사진 67
〈그림 3-10〉 테스트를 위한 제작된 보드가 장착된 시스템 주제어부. 68
〈그림 3-11〉 테스트를 위한 바코드 인식 분류 시스템 사진 69