표제지
목차
제1장 서론 8
제2장 Direct Digital Frequency synthesizer의 개요 10
2-1. 주파수 합성기 10
2-2. 직접 디지털 주파수 합성기의 개요 13
2-2-1. DDFS의 성능 비교 척도 18
2-2-2. ROM 테이블을 이용한 DDFS 21
제3장 차동 양자화를 이용한 사인-위상차 직접 디지털 주파수 합성기 24
3-1. 차동 양자화를 이용한 사인-위상차 직접 디지털 주파수 합성기의 ROM 크기 축소 기법 25
3-2. 차동 양자화를 이용한 사인-위상차 직접 디지털 주파수 합성기 위상-사인 변환기의 설계 34
3-2-1. 전통적인 위상 누적기를 이용한 위상-사인 변환기 설계 35
3-2-2. Sine-phase difference방식의 차동 양자화 축소 기법을 이용한 위상-사인 변환기 설계 37
제4장 Matlab을 이용한 DDFS 시뮬레이션 39
4-1. 전통적인 위상-사인 변환기를 이용한 DDFS의 Matlab 시뮬레이션 39
4-2. Sine-phase difference 방식을 이용한 Matlab 시뮬레이션 블록도 42
제5장 결론 47
참고문헌 48
Abstract 50
표 3-1. Sine-phase difference 방식의 축소된 ROM 크기의 비율 33
그림 2-1. 주파수 합성기 10
그림 2-2. 간접 주파수 합성 방식 11
그림 2-3. 직접 디지털 주파수 합성방식 13
그림 2-4. DDFS의 기본적인 블록 다이어 그램 14
그림 2-5. 위상과 정현파의 진폭과의 관계 15
그림 2-6. DDFS기본적인 구조 16
그림 2-7. DDFS의 출력 주파수 한계 18
그림 2-8. Spurious Free Dynamic Range 19
그림 2-9. ROM 테이블 방식의 동작 예 21
그림 2-10. π/2 사인 ROM LookupTable방식의 DDFS 구조 22
그림 2-11. Sine-phase difference 기법 23
그림 3-1. Sine-phase difference방식의 ROM 축소 기법 27
그림 3-2. 차동 ROM에 저장되는 데이터 비트 길이 계산 29
그림 3-3. 양자화 ROM과 차동 ROM에 저장된 데이터 30
그림 3-4. 차동 양자화의 최종 데이터 생성도 31
그림 3-5. 제안된 차동양자화 위상-사인 변환기 31
그림 3-6. 제안된 차동 양자화의 위상-사인 변환기 예 32
그림 3-7. 전통적인 위상 누적기를 이용한 위상-사인 변환기의 내부 블록도 36
그림 3-8. Sine-phase difference 방식의 차동 양자화 축소 기법을 이용한 위상-사인 변환기의 블록도 38
그림 4-1. 전통적인 PA를 이용한 DDFS의 Matlab 시뮬레이션 블록도 39
그림 4-2. Matlab DDFS 시뮬레이션 결과 : 20MHz 40
그림 4-3. Matlab DDFS 시뮬레이션 결과 : 100MHz 40
그림 4-4. Matlab DDFS 시뮬레이션 결과 : 200MHz 41
그림 4-5. Matlab DDFS 시뮬레이션 결과 : 300MHz 41
그림 4-6. Sine-phase difference 방식을 이용한 차동 양자화 방식 Matlab 시뮬레이션 블록도 42
그림 4-7. Matlab DDFS 시뮬레이션 결과 : 20MHz 파형 43
그림 4-8. Matlab DDFS 시뮬레이션 결과 : 20MHz 스펙트럼 43
그림 4-9. Matlab DDFS 시뮬레이션 결과 : 100MHz 파형 44
그림 4-10. Matlab DDFS 시뮬레이션 결과 : 100MHz 스펙트럼 44
그림 4-11. Matlab DDFS 시뮬레이션 결과 : 200MHz 파형 45
그림 4-12. Matlab DDFS 시뮬레이션 결과 : 200MHz 스펙트럼 45
그림 4-13. Matlab DDFS 시뮬레이션 결과 : 300MHz 파형 46
그림 4-14. Matlab DDFS 시뮬레이션 결과 : 300MHz 스펙트럼 46