표제지
요약
목차
사용 기호 8
1. 서론 9
2. 연구배경 11
2.1. Mentor Board Station에서의 PCB 설계 11
2.2. Hole의 종류와 특징 21
2.3. 기존의 All stack VIA 사용 방법 24
3. 제안하는 All stack VIA 규칙과 AMPLE 28
3.1. Layer 기준의 All stack VIA 규칙 28
3.1.1. 제안하는 기본 규칙 28
3.1.2. 10층 PCB에서의 제안하는 규칙 설정 적용 31
3.1.3. 기존 VIA와 제안하는 VIA 규칙 비교 34
3.2. 제안한 VIA 규칙과 연동되는 AMPLE 38
3.3. Direct VIA 규칙 42
4. 실험결과 44
5. 결론 51
참고문헌 52
ABSTRACT 54
표 1. A, B 실험 모델 정보 47
표 2. A, B 실험 결과 비교 50
그림 1. Dmgr에서 통합관리 되는 Tool 12
그림 2. NON_LMS환경에서의 PCB 설계 과정 13
그림 3. LMS 환경에서의 PCB 설계 과정 14
그림 4. Package 작업 흐름도 16
그림 5. Layout 작업 흐름도 17
그림 6. 패턴 폭과 전류와의 관계 19
그림 7. Hole의 종류와 구성 21
그림 8. 보드 단면으로 본 VIA Hole 22
그림 9. VIA type의 종류 23
그림 10. Staggered 타입의 VIA 규칙 설정 24
그림 11. SA-3 stack 타입의 VIA 규칙 설정 25
그림 12. All stack 타입의 VIA 규칙 설정 25
그림 13. All stack 타입의 Multi 규칙 설정 27
그림 14. ViaRule에 설정되는 SubRule 29
그림 15. 제안하는 All stack VIA 규칙 설정 (10층 PCB) 32
그림 16. 기존 VIA 규칙과 제안하는 VIA 규칙의 직관성[원문불량;p.26] 34
그림 17. 배선 설계 중 사용 가능한 VIA (Multi VIA 규칙) 35
그림 18. 기존 VIA 규칙의 VIA 사용 과정 36
그림 19. 제안하는 VIA 규칙의 VIA 사용 과정 36
그림 20. Startup File의 디렉토리 구조 38
그림 21. VIA와 layer 매칭을 위한 AMPLE 소스 39
그림 22. Layout에서 층과 VIA의 매칭 41
그림 23. VIA 규칙들의 작업량 비교[원문불량;p.34] 42
그림 24. VIA Count 변화에 따른 WT before, WT after 비교 45
그림 25. 실제 PCB Layout 설계 환경과 VIA 46