표제지
Abstract
요약
목차
제1장 서론 11
제2장 관련 연구 및 기존 시스템 분석 13
2.1. MIL-STD-1553B 13
2.1.1. MIL-STD-1553B 개요 13
2.1.2. MIL-STD-1553B 데이터 버스의 장점 13
2.1.2. MIL-STD-1553B 구성 14
2.1.5. 전송 방식 17
2.2. IP Core기반 FPGA 설계 기술 26
2.2.1. SoC 개요 및 기술 동향 26
2.2.2. IP 기반 SoC 설계 기술 및 시장 동향 27
2.3. 기존 MIL-STD-1553B 서브시스템 분석 29
제3장 설계 및 구현 31
3.1. FPGA 기반 MIL-STD-1553B RT 서브시스템 개요 31
3.1.1. MIL-STD-1553B Controller IP Core 구조 31
3.1.2. CPU IP Core 사양 33
3.1.3. FPGA Device 사양 34
3.2. IP Core를 이용한 FPGA 설계 36
3.2.1. CPU IP Core 기능블럭 설계 36
3.2.2. MIL-STD-1553 컨트롤러 기능 블록 설계 39
3.2.3. 사용자 정의 Logic 구현 42
3.2.4. FPGA 기능 블록 간 라우팅 및 합성 44
3.3. MIL-STD-1553B 데이터 버스 정합 회로 설계 46
3.3.1. MIL-STD-1553 트랜시버 46
3.3.2. MIL-STD-1553 트랜스포머 47
3.4. MIL-STD-1553B RT 서브시스템 Prototype 제작 49
3.5. 실시간 데이터처리를 위한 firmware 구현 및 주입 50
제4장 실험 및 평가 52
4.1. 전기적 특성 시험 53
4.1.1. Input Level 측정 53
4.1.2. Output Level 측정 54
4.1.3. Response Time 측정 54
4.1.4. Intermessage Gap 측정 55
4.2. RT 서브시스템 기능 시험 56
4.2.1. BC to RT 메시지 전송 57
4.2.2. RT to BC 메시지 전송 58
4.2.3. BC Broadcast 메시지 전송 59
4.2.4. RT to RT 메시지 전송 60
제5장 결론 및 향후연구 61
참고문헌 63
표 1. MIL-STD-1553B 전송방식 18
표 2. MIL-STD-1553B Mode Codes 20
그림 1. MIL-STD-1553B 데이터 버스 구성 14
그림 2. 터미널 연결방법 17
그림 3. Comand Word Format 18
그림 4. Command and Status Word sync 신호 파형 19
그림 5. Data Word Format 21
그림 6. Status Word Forma 22
그림 7. MIL-STD-1553B Message Formats 24
그림 8. System-on-chip의 개념 26
그림 9. 일반적인 MIL-STD-1553B 서브시스템 구성도 29
그림 10. FPGA 기반 MIL-STD-1553B 서브시스템 구성도 31
그림 11. RemoteTerminal Block Diagram 32
그림 12. Coretex-M3 Features 33
그림 13. FPGA Device Overview 34
그림 14. SmartFusion MSS top block 36
그림 15. Microcontroller Sub System design 37
그림 16. Interrupt Manager Configuration 37
그림 17. GPIO Configuration 38
그림 18. Clock Management Design 38
그림 19. Fabric Interface Configuration 39
그림 20. Core1553BRT_APB I/O View 39
그림 21. Core1553BRT_APB Configuration 40
그림 22. User Logic Block 42
그림 23. Command Legalization VHDL Code 43
그림 24. Command Legalization Logic 44
그림 25. FPGA TOP Block Design 44
그림 26. Additional Circuit Design 46
그림 27. MIL-STD-1553 Transceiver Block Diagram 47
그림 28. MIL-STD-1553 Transformer 연결도 48
그림 29. MIL-STD-1553B RT 시스템 모듈 구성도 49
그림 30. MIL-STD-1553B RT 시스템 모듈 형상 49
그림 31. MIL-STD-1553 RT 서브시스템 소프트웨어 흐름도 50
그림 32. Hardware & Firmware Programming 단계 51
그림 33. RT 서브시스템 기능 시험 구성도 52
그림 34. 전기적 특성 측정 샘플 메시지 53
그림 35. BC Command Word (0x4C21) 54
그림 36. RT Status Word (0x4800) 54
그림 37. RT Response Time 55
그림 38. Intermessage Gap 55
그림 39. Debugging Terminal 화면 56
그림 40. Core1553BRT_APB Control Register Check 56
그림 41. BC to RT 메시지 전송기능 수행 결과 57
그림 42. RT to BC 메시지 전송기능 수행 결과 58
그림 43. BC 방송 메시지 전송기능 수행 결과 59
그림 44. RT to RT 메시지 전송기능 수행 결과 60
그림 45. MIL-STD-1553 Controller Dual Core System 62