본 논문은 순차적 메모리 접근방식을 포함하는 연산 시스템을 위한 에너지 효율적인 Static Random Access Memory (SRAM) 설계를 제안한다. 본 논문은 동적 전력 소비를 줄이기 위해, SRAM이 column-interleaving 구조를 가지고 있다는 것을 고려하면서, 메모리 내부의 구조와 주변 회로를 제안한다. 제안하는 burst SRAM은 column 주소가 순차적으로 변화할 때, word-line(WL) 활성화를 제한하고, bit-line(BL)을 임시 저장소로 사용한다.
제안하는 burst SRAM은 BL leakage로 인해 데이터 충돌이 유발될 수 있다. BL leakage를 방지하기 위해, BL Clamper 회로를 제안한다. 제안하는 burst SRAM을 범용 목적으로 사용하기 위해 controller와 assist 회로를 추가하였다.
제안하는 16k burst SRAM은 28nm CMOS 공정을 사용하여 구현되었다. 실험 결과, 제안하는 burst SRAM은 기존 접근 방식과 비교하여 약 51%의 BL 전력 감소를 보였다.