표제지
초록
목차
1. 서론 7
1.1. 발화지연 뉴로모픽 시냅스 소자의 필요성 7
2. 발화 지연 시냅스 소자 구조 설명 11
2.1. RRAM 소자 동작 특성 11
2.2. OTS 소자 동작 특성 13
2.3. 발화 지연 시냅스 소자 동작 특성 14
3. 실험 및 분석 방법 16
3.1. RRAM 소자 제작 및 측정 16
3.1.1. RRAM 소자 제작 16
3.1.2. RRAM 소자 측정 19
3.2. OTS 소자 제작 및 측정 21
3.2.1. OTS 소자 제작 21
3.2.2. OTS 소자 측정 22
3.3. RRAM+OTS 소자 제작 및 측정 23
3.3.1. RRAM+OTS 소자 제작 23
3.3.2. RRAM+OTS 소자 측정 26
4. 결과 및 논의 27
4.1. RRAM 소자 제작 및 측정 27
4.1.1. RRAM 단일 소자 switching 성능 개선 실험 27
4.1.2. RRAM 단일 소자 pulse test 35
4.2. OTS 소자 제작 및 측정 37
4.2.1. N-doped GeSe OTS 소자 제작 및 측정 37
4.2.2. N-doped AgGeSe OTS 소자 제작 및 측정 40
4.3. RRAM+OTS 소자 제작 및 측정 45
4.3.1. RRAM+OTS 소자 제작 45
4.3.2. RRAM+OTS 소자 측정 47
4. 결론 48
참고 문헌 49
Abstract 53
Table 3.1.1.1. RRAM에 사용된 물질, 증착 장비, 박막 두께 18
Table 4.1.2.1. RRAM pulse test 최적 펄스 조건 35
Figure 1.1.1. Crossbar array 구조 8
Figure 1.1.2. 기존 뉴로모픽 시스템의 회로 구조(좌)와 시냅스 구조(우) 9
Figure 1.1.3. OTS 기반 발화 지연 시스템 회로 구조(좌)와 시냅스 구조(우) 10
Figure 2.1.1. RRAM 스위칭 동작 모식도 11
Figure 2.3.1. OTS 기반 발화 지연 시냅스 소자 구조(좌)와 서로 다른 가변저항 값에 따라 변화하는 delay 모식도(우) 14
Figure 3.1.1.1. RRAM 단일 소자 구조 16
Figure 3.1.1.2. RRAM 단일 소자 제작에 사용된 쉐도우 마스크 도면 17
Figure 3.1.2.1. RRAM DC I-V sweep 측정 방식 19
Figure 3.1.2.2. RRAM pulse test parameter 19
Figure 3.2.1.1. N-doped GeSe계 OTS 소자 모식도(좌)와 소자 단면 SEM(우) 21
Figure 3.3.1.1. RRAM+OTS 소자 마스크 도면 일부 23
Figure 3.3.1.2. RRAM+OTS 소자 마스크 도면 전체 24
Figure 3.3.1.3. RRAM+OTS 소자 process flow 25
Figure 4.1.1.1. RRAM 단일 소자 switching 불량 원인 분석 29
Figure 4.1.1.2. HfO₂ 두께 증가 후 측정 결과 (10 nm → 15 nm) 32
Figure 4.1.1.3. HfO₂ 두께 감소 후 endurance 측정 결과 (10 nm → 7 nm) 33
Figure 4.1.1.4. HfO₂ 두께 감소 후 yield test (10 nm → 7 nm) 33
Figure 4.1.2.1. RRAM switching cycle에 따른 SET, RESET 저항 값 35
Figure 4.2.1.1. Triangular pulse FF 및 후속 스위칭 37
Figure 4.2.1.2. Square pulse 인가전압 변화에 따른 delay 변화 측정 결과 38
Figure 4.2.1.3. Square pulse 인가전압 변화에 따른 delay 변화 측정 결과 39
Figure 4.2.2.1. N-doped AgGeSe 소자 동작 모식도 41
Figure 4.2.2.2. N-doped AgGeSe SEM 단면과 EDS 성분 분석 41
Figure 4.2.2.3. AgGeSe 임계 스위칭 소자와 GeSe 스위칭 소자의 delay 비교 42
Figure 4.2.2.4. AgGeSe 임계 스위칭 소자 최대 delay 43
Figure 4.2.2.5. AgGeSe 임계 스위칭 소자 DC I-V sweep 44
Figure 4.3.1.1. RRAM+OTS 소자 광학 현미경 촬영 이미지 45