Multiple-input-multiple-output (MIMO)은 다중 안테나를 사용한 공간 다양성을 통해 높은 데이터 전송률을 지원하기 위한 현대 통신 시스템의 핵심기술이다. 통신 표준이 발전하면서 더 높은 데이터 전송률을 지원하기 위해 증가되는 안테나 수, 심볼 당 비트 수 등 MIMO 시스템의 복잡도를 증가시키고 있다. 특히 심볼 당 비트 수 증가로 인해 수신된 신호를 통해 송신한 심볼을 예측하는 MIMO 수신기의 정확도가 더욱 더 중요해지면서, 고성능 MIMO 수신기의 필요성이 증가하고 있다. 고성능 MIMO 수신기의 필요성에 따라 여러가지 Sphere decoding 알고리즘과 가속기들이 제안되어 왔다. MIMO 시스템을 위한 가속기들은 일반적으로 특정 알고리즘에 특화된 면적 효율이 높은 Application specific integrated circuits (ASIC)와 다양한 알고리즘을 지원하고 상대적으로 면적 효율이 떨어지는 Application specific instruction processor (ASIP) 로 구현된다. 본 논문에서는 변화하는 채널환경에 효율적으로 대응하기 위해 ASIP을 기반으로 한 Sphere decoding MIMO 수신기를 제안한다. 제안하는 ASIP은 Sphere decoding 알고리즘 분석을 통해 Breadth-first 계열 알고리즘에 최적화된 명령어 구성을 제안한다. 또한 주요 타겟 알고리즘에 따라 추가적인 하드웨어 사용과 스케줄링을 통해 ASIC 기반 MIMO 수신기 수준의 면적 효율을 달성하는 방법을 제안한다. 시뮬레이션과 합성 결과를 통해 제안한 명령어 구조와 스케줄링으로 최신 ASIC 기반 MIMO 수신기에 준하는 면적 효율을 보이는 것을 확인하였다. 이러한 유연성과 높은 면적 효율성을 바탕으로 빠르게 변화하는 MIMO 시스템의 요구사양에 효과적으로 대응할 수 있을 것으로 기대 한다.