이 논문은 고속 및 중간 해상도 응용에 널리 사용되는 파이프라인식 순차 근사 레지스터 (SAR) 아날로그-디지털 변환기 (ADC)의 설계 방법을 제안합니다. 이 논문은 파이프라인식 SAR ADC 의 핵심 회로 요소인 잔류 증폭기와 그 안정화에 초점을 맞춥니다. 첫째로, 다양한 종류의 Nyquist ADC 가 소개되며, 파이프라인식 SAR ADC 와 잔류 증폭기의 이론이 자세히 논의됩니다. 또한, 일반적인 연산 변환 컨덕턴스 증폭기 (OTA)를 잔류 증폭기로 사용하는 파이프라인식 SAR ADC 의 폐쇄 루프 증폭기가 제안됩니다.
둘째로, 이 논문은 동적 증폭기를 잔류 증폭기로 사용하는 세 단계의 파이프라인식 SAR ADC 에 대해 논의합니다. 이 구조에서는 킥백 노이즈로 인한 출력 선형성 감소를 완화하기 위해 7 개 트랜지스터 동적 잔류 증폭기가 적용됩니다. 내부 저하 전압 레귤레이터 및 펄스 생성기의 결합을 통해 동적 증폭기의 이득 감도를 온도에 대해 줄일 수 있습니다. 결과적으로, 동적 증폭기를 잔류 증폭기로 사용하면서 세 단계의 파이프라인 구조를 구현할 수 있습니다.
셋째로, 이 논문은 동적 잔류 증폭기를 사용한 네 단계의 파이프라인식 SAR ADC 를 제안합니다. 동적 증폭기의 입력 공통 모드에 따른 이득 감도와 동작 불안정성 문제를 해결하기 위해 복제 바이어스 동적 증폭기 구조를 이용하여 넓은 입력 공통 모드를 달성합니다. 또한, 차동 이득 복제를 적용함으로써 넓은 온도 범위에서 이득을 갖는 동적 증폭기를 구현하여 가중치 보정의 부담을 줄입니다. 결과적으로, 동적 잔류 증폭기를 안정화시켜 네 단계의 다단계 파이프라인 SAR ADC 를 구현합니다.