표제지
목차
ABSTRACT 9
제1장 서론 10
제1절 연구 배경 10
제2절 FGFET (Floating Gate Field Effect Transistor) 소개 12
제2장 TCAD 시뮬레이션 환경 13
제1절 FGFET 구조 13
제2절 FGFET 시뮬레이션 환경 구축 17
제3장 FGFET 소자레벨 분석 19
제1절 FGFET 소자레벨 분석 19
1. Memory Window (MW) 특성 20
2. Retention Time (RT) 특성 25
3. Write Speed (WS) 특성 30
제4장 FGFET의 Logic-in-Memory(LiM) 활용가능성 34
제1절 Compact modeling 34
제2절 Logic-in-Memory 회로 특성 36
1. Full adder 연산회로 36
2. TCAM 연산회로 39
제5장 결론 42
참고문헌 43
국문초록 45
〈표 2-1〉 FGFET 소자의 구체적인 구조 정보 16
〈표 2-2〉 FGFET 동작모드에 따른 전압조건 16
〈표 3-1〉 FGFET 성능지표에 따라 최적화된 key design parameter 값 33
〈표 4-1〉 Conventional FA와 FGFET FA의 성능 측정 38
〈표 4-2〉 Conventional TCAM과 FGFET TCAM의 성능 측정 41
〈그림 2-1〉 (a) FGFET 구조 (b) VFET 구조 (c) SFET 구조 14
〈그림 2-2〉 FGFET 각 모드에 대한 conduction band energy diagram (a) Initialize 모드 (b) Write 모드 (c) Storage 모드 (d) Read 모드 15
〈그림 2-3〉 (a) VFET calibration 순서도 (b) VFET calibration 결과 (c) SFET calibration 순서도 (d) SFET calibration 결과 18
〈그림 3-1〉 (a) Memory Window 측정방법 (b) 주요 파라미터들이 표기된 FGFET schematic (c) Retention Time 측정방법 20
〈그림 3-2〉 파라미터들에 대한 Memory Window 경향성 (a) tN (b) LCH (c) VWL (d) VDL[이미지참조] 21
〈그림 3-3〉 tN에 따른 메모리 노드의 charge profile 변화 (LCH=100nm, VWL=3V, VDL=1V) (a) tN=3.7nm (b) tN=8.7nm (c) tN=13.7nm (d) tN=18.7nm (e)...[이미지참조] 22
〈그림 3-4〉 다음과 같은 동작 모드에서의 메모리 노드에서의 공간 전하 프로파일 (a) write mode (LCH=56nm) (b) storage mode (LCH=56nm) © write...[이미지참조] 23
〈그림 3-5〉 (a) VWL에 따른 eBarrierTunneling (electron generation rate by tunneling) 변화 (b) SFET 계면에서 측정된 VDL에 따른 ISpace Chargel 변화[이미지참조] 24
〈그림 3-6〉 파라미터들에 대한 Retention Time 경향성 (a) tN (b) LCH (c) VWL (d) VDL[이미지참조] 26
〈그림 3-7〉 Write 동작 후 OFF 된지 5ns가 지났을 때의 VFET의 conduction band energy profile (a) data low가 저장된 경우, (b) data high... 26
〈그림 3-8〉 VFET의 channel length에 따른 off current 특성 27
〈그림 3-9〉 (a) 시간에 따른 memory node 전압 측정 (b) data low가 저장된 경우 1μs까지의 VFET conduction band energy diagram (c) data high가 저... 29
〈그림 3-10〉 파라미터들에 대한 Write Speed 경향성 (a) tN (b) LCH (c) VWL (d) VDL[이미지참조] 31
〈그림 3-11〉 (a) Data high가 저장되었을 경우 conduction band energy profile (b) 0ns에서의 tunneling electron' s generation rate 32
〈그림 3-12〉 VDL에 따른 VFET의 conduction band energy profile 변화[이미지참조] 32
〈그림 4-1〉 다음과 같은 조건에서의 메모리 노드의 공간 전하 프로파일 (a) storage mode (data low), (b) read mode (data low), (c) storage mode (data... 35
〈그림 4-2〉 FGFET compact modeling 결과 (a) tN=18.7nm (b) tN=23.7nm[이미지참조] 35
〈그림 4-3〉 (a) Conventional full adder (conv. FA) (b) FGFET-based full adder (FGFET FA) 37
〈그림 4-4〉 FGFET based full adder 동작그래프 37
〈그림 4-5〉 (a) Conventional TCAM (conv. TCAM) (b) FGFET-based TCAM (FGFET TCAM) 40
〈그림 4-6〉 FGFET based TCAM 동작그래프 40