본 논문은 삼진 (Ternary) 인버터의 중간 논리 전압을 효율적으로 배치하는 방법을 연구하고, 하나의 소자에 다중 논리 상태를 가지는 논리 동작 소자를 이용하여 이전 논리 동작 상태에 따라 삼진 혹은 이진 (Binary) 논리 동작을 결정하는 로직 인 메모리 전자 소자의 구현을 목표로 한다. 삼진 인버터는 단일 벽 탄소나노튜브 (SWCNT)와 산화물 반도체를 채널 물질로 사용한 이종접합 전계효과 트랜지스터와 산화물 반도체를 채널 물질로 사용한 단극 전계효과 트랜지스터로 구현했다.
p형과 n형 전계효과 트랜지스터로 구성된 상보형 인버터는 낮은 전력 소비와 노이즈에 강한 특성으로 인해 전자 소자에 널리 사용되며 두 개의 논리 상태 ( "0", "1" ) 를 나타낸다. 해당 간단한 구조의 전자 소자는 칩당 트랜지스터의 수가 2년 마다 두 배로 증가하는 무어의 법칙을 충족하는 데에 물리적 한계에 도달하고 있다. 또한 이진 논리 소자의 소형화 및 고집적으로 인해 필요한 소자 수가 증가함에 따라 전력 소비와 신호 지연이 증가했다. 반면, 3개의 논리 상태 ( "0", "1", "1/2" ) 를 가진 삼진 인버터는 소형화 없이도 정보 밀도를 높일 수 있는 잠재력을 지닌다. 따라서 소자와 소자 간 연결을 줄일 수 있어 속도의 향상과 전력 소비의 감소를 기대할 수 있다. 또한 단일 소자 내에서 삼진 및 이진 논리 상태를 모두 구성하여 논리 변환을 구현할 수 있다. 전압 증감 방향에 따라 결정 되는 논리 상태는 트랜지스터의 히스테리시스를 사용하여 구현할 수 있다.
본 연구의 삼진 인버터는 대면적·저비용으로 소자 제작이 가능한 잉크젯 프린팅 기법으로 제작한 이형접합 전계효과 트랜지스터와 단극 전계효과 트랜지스터로 구성했다. 기존 삼진 인버터의 중간 논리 전압이 이상적인 값인 1/2 VDD에 위치하지 않는 문제를 해결하기 위하여, 이를 원하는 위치로 조절할 수 있는 연구를 진행했다. 본 연구는 인버터를 구성하는 각각의 트랜지스터 간 전류 균형을 이루기 위해 n형 트랜지스터의 채널 길이를 조정하여 제작했다. 이전 논리 상태에 따라 삼진 혹은 이진 논리 게이트로 동작하는 로직 인 메모리 소자는 다치 논리 게이트를 사용하여 구현했다. 독특한 동작은 각 트랜지스터의 히스테리시스 특성으로 발현됨을 이용했다. 이때 로직 인 메모리란 이전 논리 상태를 기억하여 논리 상태를 결정하는 기능을 의미한다. 따라서 로직 인 메모리 소자는 이전 논리 상태에 따라 이진 혹은 삼진 특성을 나타낸다.
결과적으로, 본 논문에서는 삼진 인버터의 중간 논리 전압 제어 및 로직 변환의 새로운 접근 방식을 제시한다. 본 연구의 결과를 통해 새로운 회로 시스템을 위한 새로운 논리 게이트 형성의 잠재성과, 위에서 언급한 현재 반도체 산업의 한계를 극복할 수 있는 솔루션 제시를 기대한다.