표제지
목차
국문초록 9
ABSTRACT 11
제1장 서론 13
1.1. 연구 배경 및 관련 연구 13
1.2. 논문 구성 14
제2장 차량용 ECU의 보안 취약성 15
2.1. 차량용 ECU 15
2.2. CAN-FD 프로토콜 15
2.2.1. 기밀성 17
2.2.2. 무결성 및 인증 17
2.3. Hardware Trust Anchor 기술 18
2.3.1. Secure Hardware Extension 18
2.3.2. Hardware Security Module 19
2.3.3. TPM 19
2.3.4. ARM TrustZone 19
2.3.5. Hardware Trust Anchor 기술의 한계 20
제3장 인증된 암호화 아키텍처 21
3.1. 제안하는 인증된 암호화 아키텍처 21
3.2. 인증된 암호화 23
3.2.1. AES-128 암호화 알고리즘 24
3.2.2. SHA-256 해시 알고리즘 25
3.2.3. HMAC 알고리즘 27
3.3. 카운터 기반 공격방지 28
제4장 하드웨어 엔진 설계 29
4.1. AES-128 연산 모듈 32
4.2. HMAC 연산 모듈 33
4.3. Control Unit 34
4.4. 내결함성 35
제5장 ARM Cortex 코어 기반 보안 MCU 시스템 36
5.1. 마이크로컨트롤러(MCU) 37
5.2. ARM Cortex M3 37
5.3. AMBA Bus 39
5.3.1. AMBA AHB-Lite 39
5.3.2. AMBA APB 40
제6장 검증 41
6.1. FPGA 구현 41
6.2. FPGA 검증 42
제7장 결론 44
참고문헌 45
[표 6-1] AxE 하드웨어 엔진의 FPGA 구현 결과 41
[그림 2-1] CAN 네트워크 구조 16
[그림 2-2] CAN 프로토콜 데이터 16
[그림 2-3] CAN-FD 프로토콜 데이터 프레임 16
[그림 3-1] AAE 아키텍처의 송신 노드 암호화 과정 22
[그림 3-2] AAE 아키텍처의 수신 노드 복호화 과정 22
[그림 3-3] AES-128 알고리즘 과정 25
[그림 3-4] SHA-256 알고리즘 과정 26
[그림 3-5] 압축 함수 C 26
[그림 3-6] HMAC 알고리즘 과정 27
[그림 3-7] XOR 연산을 활용한 카운터 값 내장 28
[그림 4-1] AxE 하드웨어 엔진 블록 다이어그램 29
[그림 4-2] AxE 하드웨어 엔진의 송신 과정 31
[그림 4-3] AxE 하드웨어 엔진의 수신 과정 31
[그림 4-4] AES-128 하드웨어 코어 블록 다이어그램 32
[그림 4-5] HMAC 하드웨어 코어 블록 다이어그램 33
[그림 4-6] Control unit 플로우 차트 34
[그림 5-1] 보안 MCU 시스템 36
[그림 5-2] ARM Cortex-M3 블록 다이어그램 38
[그림 5-3] AHB-Lite 블록 다이어그램 40
[그림 6-1] FPGA 검증 환경 42
[그림 6-2] AxE 하드웨어 엔진 송신 과정 및 결과 스크립트 43
[그림 6-3] AxE 하드웨어 엔진 수신 과정 및 결과 스크립트 43