최근에는 광대역 무선 통신 및 디지털 신호 장치 기반 유선 통신의 발달에 따라 다중 기가헤르츠 샘플링 속도와 낮은 전력 소비를 갖는 아날로그-디지털 변환기(ADC, analog-to-digital converter)에 대한 수요가 증가하고 있다. 이로 인해 ADC의 동작 속도를 높이기 위한 다양한 연구들이 활발하게 진행되고 있는 중이며, ADC를 병렬로 연결하는 타임-인터리브(TI, time-interleaved) 기술은 속도 향상을 위한 주요 방법 중 하나이다. 그러나 TIADC는 하위 채널 간의 타이밍 불일치로 인해 비선형적 특성이 나타나면서 성능이 급격하게 줄어드는 한계가 있다.
본 논문에서는 부분 지연 유한 임펄스 응답(FIR, finite impulse response) 필터를 이용하여 시간 오류를 보정하는 백그라운드 보정 방법을 제안한다. ADC 디지털 출력을 FIR 필터에 통과시킨 후 부호-부호 최소 평균 제곱 방식의 알고리즘을 사용하여 추가 ADC 채널을 필요로 하지 않고 효과적으로 오차를 보정할 수 있다. 이 보정 방법은 디지털-타임 변환기(DTC, digital-to-time converter)로 디지털 코드를 전송하여 시간 오류를 줄여준다. 하지만, DTC의 경우 프로세스, 전압, 온도(PVT) 변화에 매우 취약하다는 단점이 있다. 본 논문에서 DTC의 안정적인 동작을 보장하기 위해 복제 피드백 루프를 사용하여 DTC의 풀-스케일을 일정하게 유지시킨다. 또한, DTC의 풀-스케일을 측정하기 위해 히스토그램 카운터 방법을 사용하는 딜레이 측정 회로를 추가한다. 제안하는 DTC는 28nm CMOS 공정으로 제작되었으며, 코어는 0.0129 ㎟의 면적을 차지한다. 또한, 2.5Gs/s 동작속도에서의 0.41mW의 전력을 소비한다.