표제지
목차
국문초록 11
Ⅰ. 서론 13
Ⅱ. 실험 재료 및 방법 16
1. 실험 재료 16
2. Double gate p-type TFT의 제작 17
3. Double gate n-type TFT의 제작 20
4. Double gate TFT 기반 Ternary Inverter의 제작 22
5. Double Gate TFT 기반 Ternary Inverter의 측정 및 분석 22
Ⅲ. 결과 및 고찰 24
1. SWCNT TFT 제작 24
1.1. SWCNT TFT 구조 24
1.2. SWCNT layer 수에 따른 특성 분석 및 비교 24
1.3. PVDF-TrFE/Al₂O₃ 증착 후 특성 분석 및 비교 27
1.4. Top gate voltage에 따른 VT 변화[이미지참조] 34
2. InO TFT 제작 38
2.1. InO TFT 구조 38
2.2. PVDF-TrFE/Al₂O₃ 증착에 따른 특성 변화 38
2.3. Top gate voltage에 따른 VT 변화[이미지참조] 42
3. Ternary Inverter 제작 46
3.1. SWCNT-InO TFT로 구성한 Ternary Inverter 동작 메커니즘 46
3.2. VT 및 VDD조정에 따른 Ternary Inverter 동작 측정 및 특성 변화 분석[이미지참조] 50
Ⅳ. 결론 54
Ⅴ. 참고문헌 55
ABSTRACT 61
표 3.1. printed layer 수에 따른 SWCNT TFT의 device parameter 25
표 3.2. PVDF-TrFE 도포 방식에 따른 SWCNT TFT의 device parameter 변화. 도포 전 SWCNT TFT, PVDF-TrFE 도포 후, PVDF-TrFE 도포 및 Al₂O₃ 증착... 32
표 3.3. 대표 SWCNT TFT에 -8 V 부터 +5 V까지 1 V 간격으로 가해준 top gate voltage에 따른 device parameter 변화 36
표 3.4. PVDF-TrFE 도포 유무에 따른 InO TFT의 device parameter 변화. 도포하지 않을 시의 SWCNT TFT, Al₂O₃ 증착 후의 ION, IOFF, ION/IOFF, SS....[이미지참조] 40
표 3.5. 대표 InO TFT에 -5 V 부터 +8 V까지 1 V 간격으로 가해준 top gate voltage에 따른 device parameter 변화 44
표 3.6. Ternary inverter 회로 구성에 사용한 다양한 TFT의 Symbol, VT 및 VG에 따른 동작 특성. 회로도에 따라 enhancement-mode TFT의 source...[이미지참조] 48
그림 2.1. Double gate 구조의 p-type SWCNT TFT 공정 과정 개념도 19
그림 2.2. Double gate 구조의 n-type InO TFT 공정 과정 개념도 21
그림 2.3. Double gate TFT 기반 Ternary Inverter 공정 과정 개념도 23
그림 3.1. SWCNT가 (a) 1 layer, (b) 2 layer, (c) 3 layer, (d) 4 layer, (e) 5 layer 프린트된 SWCNT TFT의 transfer 특성 및 (f) 각 layer 대표... 26
그림 3.2. 다양한 oxide 증착에 다른 SWCNT TFT의 transfer 특성 변화. Oxide 증착 전 (검은색 실선)과 (a) HfO₂, (b) 200℃에서의 Al₂O₃, (c)... 29
그림 3.3. PVDF-TrFE 도포 방식에 다른 SWCNT TFT의 transfer 특성 변화. (a) 잉크젯 프린팅 방식, (b) 스핀 코팅 방식으로 PVDF-TrFE를 도포하기... 33
그림 3.4. (a) Double-gate SWCNT TFT의 단면도 (b) -8 V 부터 +5 V까지 1 V 간격으로 가해준 top gate voltage에 따른 SWCNT TFT의 transfer 특... 37
그림 3.5. PVDF-TrFE 도포 유무에 다른 InO TFT의 transfer 특성 변화. (a) PVDF-TrFE 도포하지 않을 때, (b) 스핀 코팅 방식으로 PVDF-TrFE를... 41
그림 3.6. (a) Double-gate InO TFT의 단면도 (b) -5 V 부터 +8 V까지 1 V 간격으로 가해준 top gate voltage에 따른 InO TFT의 transfer 특성... 45
그림 3.7. (a) SWCNT TFT 및 InO TFT로 구성한 ternary inverter 회로도 (b) 이상적인 ternary inverter VTC의 illustration (c) input="0"... 49
그림 3.8. VT 및 VDD조정에 따른 Ternary Inverter 동작 특성 변화. VDD=1 V, PDEP의 VTG=0 V, NDEP의 VTG=0 V 일 때의 (a) VTC 특성 및 (b)...[이미지참조] 53