I부1장 전자공학과 반도체 서론1.1 신호1.2 신호의 주파수 스펙트럼1.3 아날로그 신호와 디지털 신호1.4 증폭기1.5 증폭기의 회로 모델1.6 증폭기의 주파수 응답1.7 진성 반도체1.8 도핑된 반도체1.9 반도체에서의 전류 흐름1.10 개방 회로 단자를 가진 pn 접합(평형)1.11 인가 전압을 가진 pn 접합1.12 pn 접합에서의 전기용량 효과요약Problems2장 연산 증폭기 서론2.1 이상적인 연산 증폭기2.2 반전 구성2.3 비반전 구성2.4 차동 증폭기2.5 적분기와 미분기2.6 직류 결함2.7 유한한 개방 루프 이득과 대역폭이 회로 성능에 미치는 영향2.8 연산 증폭기의 대신호 동작요약Problems3장 다이오드 서론 3.1 이상적인 다이오드3.2 접합 다이오드의 단자 특성3.3 다이오드의 순방향 특성 모델3.4 역방향 항복 영역에서의 동작?제너 다이오드3.5 정류기 회로3.6 리미팅 회로와 클램핑 회로3.7 특수 다이오드 형태요약Problem4장 바이폴라 접합 트랜지스터(BJT) 서론4.1 소자 구조와 물리적인 동작4.2 전류-전압 특성4.3 직류에서의 BJT 회로4.4 증폭기 설계에 BJT의 응용4.5 소신호 동작과 모델4.6 기본적인 BJT 증폭기 구성4.7 BJT 증폭기 회로에서의 바이어싱4.8 개별 회로 BJT 증폭기4.9 트랜지스터 항복 및 온도 영향요약Problems5장 MOS 전계 효과 트랜지스터(MOSFET) 서론5.1 소자 구조와 물리적인 동작5.2 전류-전압 특성5.3 직류에서의 MOSFET 회로5.4 증폭기 설계에 MOSFET의 응용5.5 소신호 동작과 모델5.6 기본적인 MOSFET 증폭기 구성5.7 MOS 증폭기 회로에서의 바이어싱5.8 개별 회로 MOS 증폭기5.9 몸체 효과 및 기타 주제요약ProblemsII부6장 집적 회로 증폭기의 빌딩 블록서론6.1 집적 회로의 설계 철학 6.2 기본적인 이득 소자 6.3 캐스코드 증폭기 6.4 집적 회로 바이어싱?전류 전원, 전류 미러, 전류 조종 회로6.5 성능이 향상된 전류 미러 회로6.6 몇 가지 유용한 트랜지스터 쌍요약부록 6.A MOSFET과 BJT의 비교6.A.1 MOSFET 파라미터들의 대표적인 값6.A.2 집적 회로 BJT 파라미터의 대표값6.A.3 중요한 특성들의 비교6.A.4 MOS와 BJT의 결합?BiCMOS회로6.A.5 제곱법 MOSFET 모델의 효력Problems7장 차동 증폭기와 다단 증폭기 서론7.1 MOS 차동쌍7.2 MOS 차동쌍의 소신호 동작7.3 BJT 차동쌍7.4 차동 증폭기의 여러 가지 비이상적 특성7.5 능동 부하를 가진 차동 증폭기7.6 다단 증폭기요약Problem8장 주파수 응답 서론8.1 CS와 CE 증폭기의 저주파 응답8.2 MOSFET과 BJT의 내부 용량성 효과와 고주파 모델8.3 CS와 CE 증폭기의 고주파 응답8.4 증폭기 고주파 응답의 해석을 위한 유용한 도구8.5 CS와 CE 증폭기의 고주파 응답의 면밀한 관찰8.6 CG와 캐스코드 증폭기의 고주파 응답8.7 소스와 이미터 폴로어의 고주파 응답8.8 차동 증폭기의 고주파 응답8.9 기타 광대역 증폭기 구성8.10 다단 증폭기 예제요약Problems9장 귀환 서론9.1 일반적인 귀환 구조9.2 부귀환의 몇 가지 특성9.3 네 가지의 기본적인 귀환 구성9.4 귀환 전압(직-병렬) 증폭기9.5 귀환 트랜스컨덕턴스(직-직렬) 증폭기9.6 귀환 트랜스레지스턴스(병-병렬) 증폭기9.7 귀환 전류(병-직렬) 증폭기9.8 귀환 해석 방법 요약9.9 루프 이득의 계산9.10 안정성 문제9.11 귀환이 증폭기 극점들에 미치는 영향9.12 보데 선도를 이용한 안정성 고찰9.13 주파수 보상요약ProblemsIII부10장 연산 증폭기 회로 서론10.1 2단 CMOS 연산 증폭기10.2 폴디드 캐스코드 CMOS 연산 증폭기10.3 741 연산 증폭기 회로10.4 741의 직류 해석10.5 741의 소신호 해석10.6 741의 이득, 주파수 응답, 그리고 슬루율10.7 BJT 연산 증폭기의 최신 설계 기요약Problems11장 여파기와 동조 증폭기 서론11.1 여파기 전송, 유형, 그리고 사양11.2 여파기 전달 함수11.3 버터워스 여파기와 체비셰프 여파기11.4 1차 및 2차 여파기 함수11.5 2차 LCR 공진기11.6 시뮬레이티드 인덕터에 기초를 둔 2차 능동 여파기11.7 2-적분기 루프 구성에 기초를 둔 2차 능동 여파기11.8 단일 증폭기 쌍2차 능동 여파기11.9 감도11.10 스위치드 커패시터 여파기11.11 동조 증폭기요약Problems12장 신호 발생기와 파형 성형 회로 서론12.1 사인파 발진기의 기본 원리12.2 연산 증폭기-RC 발진기 회로12.3 LC 발진기와 수정 발진기12.4 쌍안정 멀티바이브레이터12.5 비안정 멀티바이브레이터를 이용한 구형파와 삼각파의 생성12.6 표준 펄스의 생성?단안정 멀티바이브레이터12.7 집적 회로 타이머12.8 비선형 파형 성형 회로12.9 정밀 정류기 회로요약Problems13장 출력단과 전력 증폭기 서론13.1 출력단의 분류13.2 A급 출력단13.3 B급 출력단13.4 AB급 출력단13.5 AB급 회로의 바이어싱13.6 CMOS AB급 출력단13.7 전력 BJT13.8 AB급 회로 구성의 변화13.9 IC 전력 증폭기13.10 MOS 전력 트랜지스터요약ProblemsIV부14장 CMOS 디지털 논리 회로 서론14.1 디지털 논리 반전기14.2 CMOS 반전기14.3 CMOS 반전기의 동적 동작14.4 CMOS 논리 게이트 회로14.5 비례축소 기술의 영향: 초미세 설계 쟁점요약Problems15장 고급 MOS와 바이폴라 논리 회로 서론15.1 의사 NMOS 논리 회로15.2 통과 트랜지스터 논리 회로15.3 동적 MOS 논리 회로15.4 이미터 결합 논리(ECL)15.5 BiCMOS 디지털 회로요약Problems16장 메모리 회로 서론16.1 래치와 플립플롭16.2 반도체 메모리: 종류와 구조16.3 RAM 셀16.4 감지 증폭기와 주소 디코더16.5 읽기 전용 메모리(ROM)요약Problems부록 CD 수록(A~G)부록 A 대규모 집적 회로(VLSI) 공정 기술부록 B SPICE Device Models and Designand Simulation examples UsingPSpice? and MultisimTM부록 C 2-포트 회로망 파라미터들부록 D 몇 가지 유용한 회로망 정리부록 E 단일 시정수 회로부록 F s 영역 해석: 극점, 영점, 그리고 보데선도부록 G 참고문헌부록 H 표준 저항 값과 단위 접두사부록 I Answers to Selected Problems찾아보기