[표지] 1
제출문 2
요약문 3
SUMMARY 5
CONTENTS 7
목차 9
제1장 서론 15
제2장 기술의 개요 16
제1절 3D 적층공정 기반 고집적/고성능 독립전원 기술 16
1. 수요자 맞춤형 고집적/고성능 독립전원 기술 16
2. 3D 적층공정 기반 고집적 전원 기술개발 개요 16
3. 3D 적층공정 기반 고집적 전원 기술 이슈 19
4. 자가발전형 독립 전원용 에너지 하베스터 기술 22
제3장 연구개발 수행 내용 및 결과 25
제1절 3차원 적층공정 기술 개발 25
1. 3차원 전극 적층공정 기술 25
2. 3차원 적층공정 장비 개발 27
제2절 3차원 자가발전형 독립 전원 소자 개발 37
1. 3차원 하이브리드-슈퍼커패시터 기술 37
2. 3차원 리튬이차전지 기술 45
3. 3차원 적층공정 기반 에너지 하베스터 개발 60
4. 3차원 자가발전형 발전-제어-저장 통합모듈 개발 69
제3절 3차원 적층공전용 소재기술 개발 75
1. 3차원 적층공정용 전극 소재 기술 개발 75
2. 3차원 적층공정용 전해질 소재 기술 개발 76
3. 고집적 전원소자의 전극소재 고성능 발현 메커니즘 규명 83
제4절 3차원 적층공정용 소자기술 개발 86
1. 3차원 칩커패시터 제작 기술 개발 86
2. 3차원 소자패키징 기술 개발 93
제4장 결론 98
참고문헌 99
[뒷표지] 100
〈표 2-1〉 에너지 하베스팅 기술의 종류와 특징 23
〈표 3-1〉 패키징 소자 조성물 95
[그림 2-1] Ragone plot(좌) 및 3D 구조 소자의 개략도(우) 17
[그림 2-2] 3차원 프린팅 기술을 이용한 전극 제작의 개념도 17
[그림 2-3] 에너지집적도 이슈 발생 18
[그림 2-4] KIER에서 확보된 3D 적층공정 기반 고집적 전원 소자 및 그 성능 19
[그림 2-5] 타저장장치 대비 슈퍼커패시터의 개발성능 20
[그림 2-6] 3D 프린팅 기술을 이용한 에너지저장소자 개발 예시 21
[그림 2-7] 독립전원 장치의 IoT기기 사용 예시 22
[그림 2-8] 에너지 하베스팅 개발 방식과 얻어진 전력량 및 전자 기기별 필요 전력량 24
[그림 3-1] 다양한 조건에 따른 3D 프린팅 출력 결과 26
[그림 3-2] 패턴별 전극 적층 결과 27
[그림 3-3] 멀티 노즐을 활용한 전극 출력 28
[그림 3-4] 적외선램프의 종류 29
[그림 3-5] 3D 프린터 스테이지 설계 도면 30
[그림 3-6] 입력전력량 및 초점거리에 따른 평균 온도 그래프 31
[그림 3-7] 2-노즐 출력 공정 및 NIR 열건조 공정이 적용된 3D 프린터 32
[그림 3-8] 2개 노즐을 통해 동시 출력된 전극 33
[그림 3-9] 4-노즐 출력 공정 및 NIR 열건조 공정이 적용된 3D 프린터 34
[그림 3-10] 원테이블 제조공정 순서 35
[그림 3-11] 양산형 3D 프린터 헤더 및 지그 3차원 도면 36
[그림 3-12] LTO 전극의 half-cell 충방전 결과 37
[그림 3-13] 활성탄 전극의 half-cell 충방전 결과 38
[그림 3-14] 음극:양극 비율에 따른 하이브리드 커패시터의 충방전 결과 38
[그림 3-15] LTO 전극, 활성탄 전극 출력물 무게, 높이 측정 결과 39
[그림 3-16] LiPF₆ 전해질을 활용한 소자의 충방전 곡선 40
[그림 3-17] 다양한 전해질을 활용한 전원 소자의 충방전 곡선 41
[그림 3-18] LiClO₄와 LiTFSI을 전해질염으로 활용한 소자의 충방전 곡선 41
[그림 3-19] 3D 적층공정으로 제작한 하이브리드커패시터의 성능 측정 결과 42
[그림 3-20] 3D 적층공정으로 제작한 EDLC와 하이브리드커패시터의 성능 비교 결과 42
[그림 3-21] 특정 전압 범위에서의 소자 불안정 결과 43
[그림 3-22] PCB로 제작한 에너지 저장 소자의 half-cell 실험 결과 43
[그림 3-23] 전기금도금 방식 변경으로 개선된 소자의 충방전 곡선 44
[그림 3-24] 양극 집전체가 개선된 전원소자의(좌) 충방전 결과와(우) 성능개선 비교 44
[그림 3-25] 소재 설계파라메터 및 이를 이용한 3-layer 패턴 용량 설계안 45
[그림 3–26] Au-Cu, Au 및 Pt 집전체가 코팅된 10 pair를 갖는 hair-pin 패턴 46
[그림 3-27] 집전체 코팅을 위한 shadow mask 및 홀더(좌)와 증착된 집전체(우) 46
[그림 3-28] 본 연구에서 사용된 전극물질의 SEM 이미지(LCO(좌), graphite(우)) 46
[그림 3-29] 본 과제에서 사용된 활물질의 기본정보 47
[그림 3-30] 3D프린팅용 슬러리 제조 공정(좌) 및 이를 통해 제조된 슬러리 사진(우) 47
[그림 3-31] 본 과제에서 셋업된 슬러리 점도 특성평가 시스템 48
[그림 3-32] 양극 슬러리의 점탄성 특성(좌) 및 이를 이용한 3D 프린팅된 패턴 사진(우) 49
[그림 3-33] 음극 슬러리의 점탄성 특성(좌) 및 이를 이용한 3D 프린팅된 패턴 사진(우) 49
[그림 3-34] 슬러리 점성에 따른 3D프린팅 패턴 결과 비교 50
[그림 3-35] 3D 프린터를 이용한 다양한 3-layer 구조 51
[그림 3-36] 슬러리 점도에 따른 프린팅 된 전극 집전체 coverage 51
[그림 3-37] 3D 프린팅된 3-layer 양극의 SEM 이미지 52
[그림 3-38] 3D 프린팅된 3-layer 음극의 SEM 이미지 52
[그림 3-39] 전기화학 반응 후 집전체의 반응성 확인을 위한 SEM 이미지-1 53
[그림 3-40] 전기화학 반응 후 집전체의 반응성 확인을 위한 SEM 이미지-2 54
[그림 3-41] 전기화학 반응을 위해 자체 제작한 비이커 셀 54
[그림 3-42] 실제 passivation 공정까지 마무리 된 3D 프린팅 기반 리튬이차전지 55
[그림 3-43] 전극 특성평가를 위한 제작된 Full cell의 Cyclic Voltammetry 분석 결과 55
[그림 3-44] Au-Cu 상용 집전체의 Cyclic Voltammetry 분석 결과 56
[그림 3-45] Pt 집전체 위에 프린팅된 전지의 Cyclic Voltammetry 분석 결과 56
[그림 3-46] Pt 집전체위에 프린팅된 전지의 cycle performance 분석 결과 57
[그림 3-47] Pt 집전체위에 프린팅된 전지와 Plate 비이커 전지의 Impedence 분석 결과 57
[그림 3-48] Gel-polymer 전해질을 활용한 3D 적층 리튬이차전지 58
[그림 3-49] Gel-polymer 전해질을 활용한 3D 적층 리튬이차전지의 성능분석 결과 58
[그림 3-50] Pretest용 발전부와 정류/정압용 PCB 60
[그림 3-51] Pretest 결과: 기본 신호, 정류 신호, 정압 신호 61
[그림 3-52] 소형 에너지 하베스터 이미지 및 구성도 62
[그림 3-53] 소형 에너지 하베스터의 발전 성능: 전압, 전류 63
[그림 3-54] 소형 에너지 하베스터의 발전 성능: 전력 변환 효율, 내구성 테스트 64
[그림 3-55] 소형 에너지 하베스터 설계 보완 65
[그림 3-56] 향상된 소형 에너지 하베스터 구성도 65
[그림 3-57] 향상된 소형 에너지 하베스터의 발전 성능: 전압, 전류 66
[그림 3-58] 향상된 소형 에너지 하베스터의 발전 성능: 전력 변환 효율, 내구성 테스트 67
[그림 3-59] 통합모듈 시스템 개념도 69
[그림 3-60] 정류/정압 PCB 시뮬레이션 70
[그림 3-61] 정류/정압 PCB 회로도 70
[그림 3-62] 통합시스템 충방전 데모 테스트 71
[그림 3-63] 통합시스템 테스트 환경 시뮬레이션 72
[그림 3-64] 발전부+변환부의 응용처 적용 예시 및 응용처 모사 환경 제작 73
[그림 3-65] 통합 모듈 저장부 성능 테스트 및 온도 센서 73
[그림 3-66] 통합 모듈 기반 응용부 데모 테스트 74
[그림 3-67] 3차원 적층공정용 고점도 전극 잉크(좌) 활성탄 잉크, (우) LTO 잉크 76
[그림 3-68] 적층형 전해질을 이용한 LTO/electrolyte/Li 하프 셀 제작 과정 77
[그림 3-69] 전해질 필름의 유연성 78
[그림 3-70] 전해질/LTO 전극의 SEM 및 EDS 이미지 79
[그림 3-71] 아크릴레이트 및 티올계 고분자전해질의 이온전도도 81
[그림 3-72] 0.1C 에서의 충방전 테스트 결과 82
[그림 3-73] KMnOₓ/rGO 캐퍼시터 복합체 계면에서의 이론기반 에너지 저장 물성 83
[그림 3-74] KMnOₓ/rGO 계면 충방전 기구 분석 수행 84
[그림 3-75] Li₃VO₄/CNT 계면 모델과 계면 전자구조(Density of States) 84
[그림 3-76] 활성탄 기공 크기에 따른 AlCl₄- 이온의 흡착 거동 85
[그림 3-77] 테이프캐스팅 및 프레스공정 87
[그림 3-78] 세라믹 소재탐색 및 굽힘 강도 87
[그림 3-79] 테이프캐스팅 공정도 및 공정설계 88
[그림 3-80] 칩커패시터 공정이슈 및 Inter space 형상 제어 89
[그림 3-81] 5 X 5 X 1.5 mm³ and 2.5 x 3.2 x 0.9 mm³ 기판 및 패키징 소자 90
[그림 3-82] 기판의 미세구조 및 저항측정 91
[그림 3-83] 칩커패시터 밀봉소재 및 밀봉공정 92
[그림 3-84] Stage-3 패키징 소자 연구수행전략 93
[그림 3-85] 프린팅 점도 벗어나게 된 경우 문제 93
[그림 3-86] 실리카 함량에 따른 광중합 조성물의 점도 94
[그림 3-87] 패키징 소자 외형 95
[그림 3-88] 프린팅된 패키징 소자의 SEM 사진 96
[그림 3-89] 시간에 따른 패키징 소자의 투과 거동 96
[그림 3-90] 패키징 소자의 KKE-20MSX전해질에 대한 화학적 안정성 97