표제지
목차
보고서 초록 3
요약문 4
SUMMARY 5
제1장 연구개발 과제 개요 8
제1절 연구개발의 목적 및 필요성 8
1. 연구개발의 목적 8
2. 연구개발의 필요성 8
제2절 연구개발의 목표 및 내용 10
1. 연구개발 목표 및 내용 10
제2장 국내외 기술개발 현황 13
제1절 국내 현황 13
제2절 국외 현황 14
제3장 연구개발 수행내용 및 결과 15
제1절 변전소자동화(SA) 네트워크 시스템 구성 15
제2절 고정밀 시각동기화 적용 알고리즘 및 H/W 에뮬레이터 개발 17
1. 서브 us 고정밀 시각동기를 위한 필터링 알고리즘 개발 17
2. 서브 us 고정밀 시각동기 구현을 위한 하드웨어 제작 18
제3절 고가용성 이중화 데이터 전송기술 개발 19
1. 고가용성 이중화 데이터 전송 알고리즘 개발 19
2. 고가용성 이중화 데이터 전송 기술 연구 및 상위 시뮬레이터 개발 25
제4장 목표달성도 및 관련분야에의 기여도 29
제1절 정성적 성과 요약 29
1. 연구결과 요약 29
2. 연구의 우수성 30
3. 관련분야의 기여도 31
제2절 정량적 성과 요약 31
1. 1차년도 (2014년도) 정량적 성과 31
제5장 연구개발결과의 활용계획 33
제1절 추가연구의 필요성 33
제2절 타 연구에의 응용, 기업화 추진방안 34
제6장 참고문헌 35
〈표 3.1〉 IEC 61850 트래픽의 시간 요구사항 16
〈표 3.2〉 IEC 61850 네트워크 고장복구 요구사항 16
〈그림 1.1〉 미래 전력망 보호ㆍ제어ㆍ운영기술을 위한 변전소 중심의 IEC 61850 통신모델 표준기반 확대 발전 9
〈그림 1.2〉 고가용성 이중화 데이터 전송 핵심기술 개발 체계도 12
〈그림 2.1〉 전세계 변전소 SA 분야 시장 전망 14
〈그림 3.1〉 디지털 변전소 자동화(SA) 네트워크 시스템 구성도 예시 15
〈그림 3.2〉 고정밀 시각동기화 필터링 알고리즘 블록도 17
〈그림 3.3〉 고정밀 시각동기화 필터링 에뮬레이터 구성도 및 FPGA H/W 플랫폼을 이용한 노이즈 측정 시연 사진 18
〈그림 3.4〉 고가용성 이중화 데이터 전송을 위한 프레임 파라미터 도출 및 고가용성 이중화 데이터 전송을 위한 노드 내 고가용성 이중하 프로세서 엔진 모델 및 메모리 와 큐에 대한 메모리 제어 모델 아키텍처 도출 19
〈그림 3.5〉 네트워크 가상화 영역의 구성 20
〈그림 3.6〉 고가용성 이중화 데이터 네트워크 가상화 영역 설정 22
〈그림 3.7〉 Source또는 Destination이 가상화 영역 외부에 있은 경우의 Traffic 감소율 22
〈그림 3.8〉 Source또는 Destination이 가상화 영역 내부에 있은 경우의 Traffic 감소율 23
〈그림 3.9〉 단일 링구조 및 연결 링구조에서의 트래픽 문제 및 해결알고리즘 23
〈그림 3.10〉 다중 링구조에서의 트래픽 문제 및 해결알고리즘 24
〈그림 3.11〉 다중 링구조에서의 트래픽 문제에 따른 또다른 해결알고리즘 24
〈그림 3.12〉 고정밀 시각동기 적용 고가용성 이중화 데이터 전송 상위 시뮬레이터 구현(S/W) 25
〈그림 3.13〉 고정밀 시각동기 적용 고가용성 이중화 데이터 전송 상위 시뮬레이터 구현(S/W) (실시간 Time Driven 방식의 hierarchy 구조 설계) 26
〈그림 3.14〉 1-Ring 토폴로지 형태의 프로세스 버스 네트워크 연결을 고려한 최상위 고가용성 이중화 데이터 전송 S/W simulator GUI 실행화면 27
〈그림 3.15〉 1-Ring 토폴로지 형태의 프로세스 버스 네트워크 연결을 고려한 최상위 고가용성 이중화 데이터 전송 Time Driven S/W simulator 동작 결과 28