본문 바로가기 주메뉴 바로가기
22대 대한민국 국회 국회정보길라잡이 국회의원검색
회원가입 로그인
HOME

정보검색

소장정보 검색

국회도서관 홈으로 정보검색 소장정보 검색
결과 내 검색 동의어 포함
결과 내 검색 동의어 포함

-

목차보기

Title Page

Contents

Abstract 10

Ⅰ. Introduction 12

Ⅱ. Bluetooth Low Energy Advertising System 15

2.1. Operation Scenario of BLE Advertising System 15

2.2. Requirements of BLE Advertising System 17

2.3. Design Specification of BLE Advertising Transceiver 18

2.3.1. Design Specification of BLE Advertising Transceiver 18

2.3.2. Operation Scenario of BLE Advertising Transceiver 20

2.4. Conventional Transceiver Modulation Architecture 21

2.4.1. One-point Modulation 21

2.4.3. Two-point Modulation 24

Ⅲ. Proposed System Architecture 27

Ⅳ. Building Blocks 30

4.1. Analog PLL with Open-Loop Modulation 30

4.1.1. Charge Pump 31

4.1.2. Voltage-Controlled Oscillator 35

4.1.3. Fractional Divider with Delta-Sigma Modulator 37

4.1.4. Loop Filter for Open-Loop Modulation 41

4.1.5. Analog PLL with Open-Loop Modulation 44

4.2. DA with Smooth Ramping 49

4.2.1. Output Spectrum Emission Mask Analyze 49

4.2.2. Driver Amplifier with Smooth Ramping 53

Ⅴ. Experimental Results 56

Ⅵ. Conclusion 67

References 68

논문요약 72

List of Tables

Table 2.1. BLE advertising standard 17

Table 2.2. BLE advertising transceiver design specification 19

Table 5.1. Comparison of performance to prior works 66

List of Figures

Fig. 2.1. Operation scenario of an advertising event. 15

Fig. 2.2. Operation scenario of a BLE advertising system. 16

Fig. 2.3. Operation scenario of a BLE advertising transceiver. 20

Fig. 2.4. PLL phase-domain model with one-point modulation. 21

Fig. 2.5. Gain curve of modulation path in one-point modulation. 23

Fig. 2.6. PLL phase-domain model with two-point modulation. 24

Fig. 2.7. Gain curve of modulation path in two-point modulation. 26

Fig. 3.1. Top block diagram of the proposed transmitter. 27

Fig. 4.1. Block diagram of the proposed transmitter. 30

Fig. 4.2. Schematic of conventional CP. 32

Fig. 4.3. Schematic of proposed CP. 33

Fig. 4.4. CP output current depending on VCP voltage (a) conventional CP (b) proposed CP. 34

Fig. 4.5. Schematic of VCO. 35

Fig. 4.6. (a) Schematic of coarse cap bank, (b) schematic of fine cap bank, and (c) layout of fine cap bank. 36

Fig. 4.7. Block diagram of fractional divider. 37

Fig. 4.8. Power spectral density of the output of MASH 1-1-1. 39

Fig. 4.9. Phase-domain model of an analog PLL including fractional noise. 40

Fig. 4.10. Phase noise of an analog PLL (a) prescaler division ratio is 1, (b) prescaler division ratio is 2. 41

Fig. 4.11. Schematic of the loop filter for open-loop modulation (a) closed-loop mode, (b) open-loop mode. 42

Fig. 4.12. Simulation results of open-loop operation of the loop filter. 43

Fig. 4.13. Phase-domain model of an analog PLL in closed-loop mode. 44

Fig. 4.14. Phase-domain model of an analog PLL in open-loop mode. 45

Fig. 4.15. Timing diagram of the calibration process. 47

Fig. 4.16. Comparison waveforms of DA output when it increases rapidly and smoothly (a) transient waveform, (b) frequency spectrum. 50

Fig. 4.17. Comparison waveforms of DA output when it increases rapidly and in a step-like manner (a) transient waveform, (b) frequency spectrum. 51

Fig. 4.18. Waveform of the sum of trigonometric functions with integer multiples of frequency. 52

Fig. 4.19. Comparison waveforms of DA output when it increases rapidly and with a constant slope (a) transient waveform, (b) frequency spectrum. 53

Fig. 4.20. Block diagram of the proposed smooth ramping DA. 54

Fig. 4.21. Schematic of the smooth pen controller. 55

Fig. 4.22. Timing diagram of the proposed smooth ramping DA. 55

Fig. 5.1. Chip microphotograph of the proposed BLE advertising transmitter. 56

Fig. 5.2. Measurement board of BLE advertising transmitter. 57

Fig. 5.3. Measurement results of the phase noise. 58

Fig. 5.4. Simulation results of the power consumption. 59

Fig. 5.5. Measurement results of the current consumption. 59

Fig. 5.6. Measured BLE advertising packet transmitted in open-loop mode. 60

Fig. 5.7. Measurement results of frequency offset calibration (a) before calibration, (b) after calibration. 61

Fig. 5.8. Measured DA output waveform with smooth pen controller (a) turned off, (b) turned on. 62

Fig. 5.9. Measured DA output frequency spectrum with smooth pen controller (a) turned off, (b) turned on. 63

Fig. 5.10. Measured DA output frequency spectrum at 2480 MHz. 64

Fig. 5.11. Measurement results of receiving the BLE advertising data. 65

초록보기

 본 논문은 태그 IC용 Bluetooth low energy (BLE) advertising을 위한 저전력 Gaussian frequency-shift keying (GFSK) 송신기를 제안한다. 제안하는 송신기는 일정한 시간마다 켜진 후 짧은 시간 동안 데이터를 송신하고 다시 꺼지는 BLE advertising 방식에 특화되어 전력 소모를 최소화할 수 있는 열린 루프 변조를 수행하는 아날로그 위상동기루프와 구동증폭기로 구성되어 있다.

열린 루프 변조를 수행하는 아날로그 위상동기루프는 먼저 부정 피드백을 사용하는 닫힌 루프 모드에서 전압 제어 발진기로 목표 주파수의 출력을 생성하고 이때의 전압 제어 발진기의 제어 전압은 커패시터에 저장되어 이어지는 열린 루프 모드에서 버퍼를 통해 전압 제어 발진기에 입력된다. 버퍼의 오프셋, 스위치의 clock feed-through 등으로 발생할 수 있는 제어 전압 오프셋으로 인한 출력 주파수 오프셋은 카운터를 사용하여 측정되고 전압 제어 발진기의 변조 커패시터 뱅크를 사용하여 보정된다. 주파수 오프셋을 감지하고 보상하기 위한 목적으로 추가적인 회로를 사용하지 않아 면적이 증가하지 않고 소모 전력은 부정 피드백을 위해 동작하였던 분주기, 위상-주파수 검출기, 차지펌프의 소모 전력만큼 줄어들게 된다. 제안하는 구동증폭기는 왜곡 없는 스펙트럼 방사 마스크 성능을 위해 동작이 시작된 뒤 최소 파워부터 최대 파워까지 출력 파워가 부드럽게 증가해 급격한 출력 파워 변화가 발생하지 않도록 구현되었다.

제안된 열린 루프 변조를 수행하는 아날로그 위상동기루프는 닫힌 루프 변조일 때보다 600 μA 더 적은 전류가 흐르며 0.8 V의 공급전압에서 1.1 mW의 전력을 소모하고 구동증폭기는 4.9 mw의 전력을 소모한다. 칩의 면적은 1.17 mm²이며 55 nm CMOS 공정을 사용하였다. 측정 결과 열린 루프 변조에서 발생하는 오프셋이 보정되는 것을 확인 하였다.

추천서가 (다양한 추천 자료를 만나보세요)

권호기사보기

권호기사 목록 테이블로 기사명, 저자명, 페이지, 원문, 기사목차 순으로 되어있습니다.
기사명 저자명 페이지 원문 기사목차