본문 바로가기 주메뉴 바로가기
22대 대한민국 국회 국회정보길라잡이 국회의원검색
회원가입 로그인
HOME

정보검색

소장정보 검색

국회도서관 홈으로 정보검색 소장정보 검색

결과 내 검색

동의어 포함

고급검색

인명/단체명

저자정보 상세정보
인명/단체명을 입력하세요.

키워드

  • 대표어

  • 외국어

-

목차보기

표제지

목차

1. 서론 9

2. 고장 감내의 기본 개념 12

2.1 고장의 기본 개념 12

2.2 고장 감내 적용 기법 14

3. 고장 감내 기법 16

3.1 중복 기법 16

3.1.1 하드웨어 중복 16

3.1.2 소프트웨어 중복 19

3.2 중복 제어 기법 20

3.2.1 동기화 방식 21

3.2.2 비동기화 방식 22

4. 프로세서 이중화 24

4.1 활성-대기(active-standby) 프로세서 이중화 24

4.2 주-보조(master-assistant) 프로세서 이중화 30

4.3 부하 분산(load-sharing) 프로세서 이중화 32

4.4 교환기 프로세서의 이중화 34

5. APS 고장 감내 기법 36

5.1 IMT? 2000 신호제어 시스템 36

5.2 실시간 운영체제(QNX) 43

5.2.1 개요 43

5.2.2 시스템 메니저 43

5.2.3 마이크로 커널 47

5.3 고장 감내 모델 53

5.3.1 시스템 모델 53

5.3.2 호 모델 call model 54

5.3.3 이중화 방법 57

5.3.4 시뮬레이션 모델 61

6. 성능 평가 64

7. 결론 68

참고문헌 69

ABSTRACT 71

그림목차

[그림 4-1] 활성-대기 프로세서 이중화 25

[그림 4-2] 활성-대기 협상 절차 26

[그림 4-3] 활성-대기 프로세서 이중화 상태 흐름도 27

[그림 4-4] 주-보조 프로세서 이중화 31

[그림 4-5] 주-보조 프로세서 이중화 상태 흐름도 32

[그림 4-6] 부하 분산 프로세서 이중화 33

[그림 5-1] IMT-2000의 호 처리 구조 38

[그림 5-2] QNX의 마이크로 커널과 시스템 관리자 44

[그림 5-3] QNX에서 가능한 프로세스 상태 46

[그림 5-4] 마이크로 커널의 내부 구조 48

[그림 5-5] 메시지 전달 과정과 상태 변화 49

[그림 5-6] IPC와 프락시 51

[그림 5-7] 이중화 시스템 구조 53

[그림 5-8] 발신 호 제어절차 55

[그림 5-9] 착신 호 제어절차 56

[그림 5-10] 정상적인 상태의 이중화 제어 과정 60

[그림 5-11] 고장이 발생하였을 때 이중화 절체 과정 61

[그림 5-12] 시뮬레이션 모델 62

[그림 6-1] 시뮬레이션 결과 67

표목차

[표 5-1] 성능 요구 사항 41

[표 5-2] 프로세스 상속 44

[표 5-3] 향상된 메시지 전달 기능 49

[표 5-4] 예약된 메시지 코드 50

[표 6-1] 성능 비교 65

추천서가 (다양한 추천 자료를 만나보세요)

권호기사보기

권호기사 목록 테이블로 기사명, 저자명, 페이지, 원문, 기사목차 순으로 되어있습니다.
기사명 저자명 페이지 원문 기사목차

권호

기사명 원문보기 기사목차
닫기