권호기사보기
기사명 | 저자명 | 페이지 | 원문 | 기사목차 |
---|
대표형(전거형, Authority) | 생물정보 | 이형(異形, Variant) | 소속 | 직위 | 직업 | 활동분야 | 주기 | 서지 | |
---|---|---|---|---|---|---|---|---|---|
연구/단체명을 입력해주세요. |
|
|
|
|
|
* 주제를 선택하시면 검색 상세로 이동합니다.
표제지
요약문
Abstract
목차
1. 서론 18
1.1. 연구배경 18
1.2. Si, Ge, GaAs의 물리적 특성 비교 23
1.3. Si 기판위의 GaAs 성장시 문제점 26
1.3.1. 극성/무극성 경계에서의 APD 문제 26
1.3.2. 원자들의 내부 확산 27
1.3.3. 격자 부정합 28
1.3.4. 열팽창계수의 차이 30
1.4. 연구의 목적 37
2. 실험 장비 및 측정방법 40
2.1. 분자선 증착장비 (MBE) 40
2.2. Reflection High Energy Electron Diffraction (RHEED) 45
2.3. X선 회절법 (XRD) 49
2.4. 원자 현미경 (AFM) 53
2.5. 주사전자현미경 (SEM) 56
3. 실험방법 및 결과 58
3.1. Ge/Si 가상기판형성 58
3.1.1. Ge 성장방법 58
3.1.2. 기울어진 방향성을 갖는 Si 기판의 선택 59
3.1.3. Si 기판의 세정과 열탈착향상 64
3.1.4. Ge층의 성장 73
3.1.5. 요약 84
3.2. Ge/Si 기판위에 GaAs 성장 85
3.2.1. GaAs성장 방법 85
3.2.2. 양자점을 이용한 핵형성층의 효과 87
3.2.3. MEE법을 이용한 핵형성층의 효과 97
3.2.4. GaAs 성장층의 strain 감소 107
3.2.5. 요약 117
4. 결론 118
참고문헌 121
연구윤리 서약서 130
Declaration of Ethical Conduct in Research 131
그림 1-1. 무선통신에 사용되는 주파수별 사용소자.[1] 22
그림 1-2. 다양한 종류의 연도별 태양전지의 발전추이.[2] 22
그림 1-3. 여러 반도체 물질들의 격자상수와 에너지 밴드갭. 24
그림 1-4. Si, GaAs의 결정 구조 a) Si_다이아몬드 구조, b) GaAs_Zinc-blende 구조. 24
그림 1-5. a) GaAs 격자구조의 두가지 방향성을 갖는 구조, b) Ge 기판 위에 성장된 두가지 방향성을 갖는 GaAs 부격자구조[7]. 31
그림 1-6. a) Si 기판위에 성장된 GaAs층의 APD의 SEM 사진. b) GaAs 성장층의 APD밀도와 전자이동도의 관계[8]. 32
그림 1-7. a) 단일 계단면의 Ge위에 성장된 GaAs층의 APD형성 도식도, b) 이중계단면의 Ge위에 성장된 APD 없는 GaAs층의 도식도. 32
그림 1-8. Si(001)기판위에 성장한 GaAs층의 APB 도식도[8]. 33
그림 1-9. Ge 기판위에 성장된 GaAs 태양전지에서의 원자의 내부확산에 의한 효과의 도식도. 33
그림 1-10. 기판의 격자상수와 다른 격자상수값을 가지는 물질의 성장시 나타나는 strain에 대한 도식도. a) 기판과 동일한 격자상수값 을 가지는 물질의 성장, b) 기판보다 큰 격자상수값을 가지는 물질의 성장, c) 기판보다 작은 격자상수값을 가지는 물질의... 34
그림 1-11. Matthews-Blakeslee 표준에 의한 임계두께[8]. 35
그림 1-12. a) misfit dislocation 형성의 도식도 b) misfit dislocation으로 인해 형성된 threading dislocation의 도식도. 35
그림 1-13. Si 기판위에 성장한 GaAs층의 crack. a) 광학현미경 사진, b) TEM 사진[11]. 36
그림 2-1. MBE system의 도식도 43
그림 2-2. 본 연구에 사용된 MBE system 사진. 43
그림 2-3. As₄와 As₂에 따른 GaAs 성장 모델 모델.a) As4 모델. b) As2 모델[29]. 44
그림 2-4. RHEED 측정의 도식도. 47
그림 2-5. 성장층의 표면조건에 따른 RHEED 패턴의 변화. a) 이상적인 평탄면, b) 실제 시료의 평탄면, c) 거친표면, d) 3D 구조, e) 비정질면[31]. 48
그림 2-6. bragg's 회절 조건. 52
그림 2-7. XRD 측정 결과에 따른 기판의 strain. 52
그림 2-8. AFM 측정장비의 개략도. 55
그림 3-1. Burgers 벡터의 정의를 위한 결함이 존재하는 결정구조의 도식도. 62
그림 3-2. 다이아몬드구조위에 zinc-blende 구조의 성장시 발생하는 dislocation. a) type I b) type II. 62
그림 3-3. 기판 표면의 기울어짐 효과. 63
그림 3-4. Si 기판위에 성장된 GaAs층의 단면 사진. a) (001)Si 기판, b) [011] 방향으로 4°기울어진 (001)Si 기판[14]. 63
그림 3-5 Si 표면에서의 다양한 종류의 산화 모델. 69
그림 3-6. Si 기판의 열탈착과정의 도식도.[56] a) SiO의 SiO2로의 확산, b) SiO2가 없는 공백 형성. c) 공백의 확장, d) 깨끗한 표면의 Si 기판 69
그림 3-7. 비정질 Si pre-layer 증착후의 RHEED 변화. a) Si pre-depo. 전, 기판 온도 400℃, b) Si pre-depo.후,400℃ c) Si pre-depo 후 기판 온도 800℃. d) 열탈착 과정 중 800℃. 70
그림 3-8. Si 기판의 열탈착 후의 RHEED 사진. a) [011]방향. b) [011]방향 70
그림 3-9. 비정질 Si pre-layer 두께에 따른 Si 열탈착후의 표면 SEM과 AFM을 이용하여 측정한 표면거칠기. a) 0Å, b) 2.5Å, c) 5Å, d) 20Å, e) 40Å 71
그림 3-10. 비정질 Si pre-layer 두께에 따른 Si 성장층의 XRD 측정결과. 72
그림 3-11. Si 위에 Ge 성장시 초기 S-K 모드 성장에 대한 도식도. 78
그림 3-12. Ge층 성장온도에 따른 Ge 성장층의 표면 거칠기. a) 350℃, b) 400℃, c) 450℃, d) 550℃, e) 600℃, f) 650℃. 79
그림 3-13. Ge 성장 온도별 Si의 격자상수에서 Ge의 격자상수로 바뀌는 시간. 80
그림 3-14. Si/Ge 초격자 구조를 이용한 Ge성장층의 RHEED사진 81
그림 3-15. Si 기판에 직접 성장한 Ge층과 Si/Ge 초격자 구조위에 성장한 Ge층의 격자 상수의 변화 81
그림 3-16. Ge층의 성장 속도별 1hr 성장후의 RHEED 사진 a) Ge 성장 전 Si 표면, b) 0.04 μm/hr. c) 0.25 μm/hr. d) 0.5 μm/hr. 82
그림 3-17. Ge 성장속도 0.1Å/sec에서의 시간에 따른 RHEED 변화. a) 성장전, b) 5분후(30Å), c) 30분후(200Å), d) 60분후(400Å). 82
그림 3-18. 40nm 성장한 Ge층의 표면 AFM 사진. 83
그림 3-19. Ga dot 성장 조건 및 구조. 91
그림 3-20. Ga dot 성장시 RHEED 변화. a) MBEII에서 성장한 Ge layer. b)MBE I으로 이동 후 Ge layer. c) Ga dot 성장후. 92
그림 3-21. Ga dot 의 표면 AFM image. 92
그림 3-22. Ga dot 성장 조건 따른 GaAs 층의 DC-XRD 측정 결과. a) As pre-layer를 사용하고 2분간 Ga dot을 형성한 시료 (HY1646), b) As pre-layer를 사용하지 않고 2분간 Ga dot을 형성한 시료(HY1647), c) As pre-layer를 사용하고 40초간... 93
그림 3-23. Ga dot을 이용한 GaAs 층의 AFM (상), SEM (하) 이미지. a) As pre-layer를 사용하여 2분간 Ga dot을 형성한 시료 (HY1646), b) As pre-layer를 사용하지 않고 2분간 Ga dot을 형성한 시료(HY1647), c) As pre-layer를 사용하여 40초간... 94
그림 3-24. 열처리에 따른 Ge층의 RHEED 변화. a) 열처리전, b) 640℃에서 10분, c) 500℃로 순간 열처리. 95
그림 3-25. Ge층의 열처리 조건에 따른 GaAs 층의 AFM (상), SEM (하) 이미지. a) 열처리 하지 않은 시료( HY1650 ), b) 640℃에서 10분, c) 500℃로 순간 열처리. 95
그림 3-26. Ge층의 열처리 조건에 따른 Ga dot을 이용한 GaAs 층의 DC-XRD 측정 결과. a) 열처리 하지 않은 시료 (HY1650), b) 640℃에서 10분간 , c) 500℃로 순간 열처리. 96
그림 3-27. MEE법으로 성장한 시료의 구조와 MEE sequence. 102
그림 3-28. MEE sequence에 의한 RHEED 변화. a) MEE 전 b) MEE 후 c) 기판온도 상승중 (500℃). 103
그림 3-29. MEE sequence 조건에 따른 GaAs 층의 AFM (상), SEM (하) 이미지. a) As 5초, int. 10초, Ga 5초의 sequence로 10주기 한 시료 (HY1648), b) As 5초, int. 10초, Ga 5초의 sequence 로 30주기한 시료 (HY1649), c) As 10초, int. 10초, Ga 5초... 103
그림 3-30. MEE sequence 조건에 따른 GaAs 층의 DC-XRD 측정 결과. a) As 5초, int. 10초, Ga 5초의 sequence로 10주기한 시료 (HY1648_608arcsec), b) As 5초, int. 10초, Ga 5초의 sequence로 30주기한 시료 (HY1649_751arcsec), c) As 10초,... 104
그림 3-31. 열처리 조건에 따른 MEE sequence를 이용한 GaAs 층의 표면 AFM (상), SEM (하) 이미지. a) HY1651시료( 열처리 하지 않은 시료 ), b) 640℃에서 10분간 , c) 500℃로 순간 열처리. 105
그림 3-32. 열처리 조건에 따른 MEE sequence를 이용한 GaAs 층의 DC-XRD 측정 결과. 결과. a) 열처리 하지 않은 시료_(964arcsec), b) 640℃에서 10분 (617arcsec), c) 500℃로 순간 열처리.(568arcsec) 106
그림 3-33. 저온 GaAs buffer 두께변화에 따른 GaAs 층의 AFM 이미지. a)두께 0.05μm( RMS 626pm) , b) 두께 0.1μm( RMS 661pm), c) 두께 0.2μm( RMS 671pm), d) 두께 0.3μm( RMS 680pm). 112
그림 3-34. MEE sequence를 이용한 저온 GaAs buffer 두께변화에 따른 GaAs 층의 XRD 측정결과. a) 0.05μm( 424arcsec ), b) 0.1μm( 489arcsec ), c) 0.2μm( 662arcsec ), d) 0.3μm( 544arcsec ). 113
그림 3-35. MEE sequence와 저온 GaAs buffer를 사용한 strain 감소 조건에 따른 GaAs 층의 AFM 이미지. a)Al0.3GaAs/GaAs superlattice ( RMS 773pm) , b) In0.1GaAs/GaAs superlattice(RMS 719pm), c)고온 MEE( RMS 714pm), d)InAs QD( RMS... 114
그림 3-36. MEE 법과 저온 GaAs 버퍼를 사용한 strain 감소 조건에 따른 GaAs 층의 XRD 측정결과. a)Al0.3GaAs/GaAs superlattice (433arcsec ) , b) In0.1GaAs/GaAs superlattice( 422arcsec ), c) 고온 MEE( 402arcsec ), d) InAs QD( 1245arcsec ). 115
그림 3-37. Ga dot 핵형성층을 이용하여 Ⅲ/Ⅴ비율을 최적화한 GaAs 성장층의 표면 사진. a) SEM, b) AFM. 116
그림 3-38. Ga dot 핵형성층을 이용하여 Ⅲ/Ⅴ비율을 최적화한 GaAs 성장층의 XRD 측정결과(220arcsec). 116
본 논문은 Si 기판을 이용한 GaAs성장을 위한 연구로서 결함이 없는 깨끗한 GaAs성장층을 형성하는 것을 주 목적으로 한다. Si 기판위에 Ge을 성장한 Ge/Si 가상기판의 형성과 Ge/Si 가상기판상에 GaAs 핵형성 층을 이용하여 깨끗한 표면의 GaAs의 성장을 내용으로 하고 있다.
GaAs/Ge/Si 이종접합 구조의 형성을 위하여 두 대의 분자선 에피택시 장비를 이용하여 성장하였다. 성장된 GaAs층의 표면특성의 분석을 위하여 성장시의 특성분석은 RHEED를 이용하였으며 성장 후의 분석은 AFM, SEM, XRD를 이용하였다.
무극성인 Si, Ge기판위에 극성인 GaAs를 성장하는 경우 극성의 차이로 인하여 Aiti-Phase domains(APD)이 발생하고 이러한 APD는 GaAs 성장층을 따라 표면 결함을 야기한다. APD의 문제를 줄이기 위하여 기울어진 방향성을 가지는 기판을 사용하는 방법이 가장 많이 사용되어지고 있다. 본 논문에서도 [011]방향으로 4° 기울어진 Si(001) 기판을 사용하였다.
Si 기판위에 Ge을 성장하기 위하여 Si 기판에 존재하는 산화막을 제거하여 깨끗한 재결합면을 형성하여야 한다. 일반적인 산화막 제거과정인 열탈착과정을 통해서 깨끗한 재결합면을 가지는 Si기판층을 형성할 수 있으나 열탈착 과정에서 기판표면의 일부 Si원소가 사용되면서 Si 기판 표면에 거친면이 형성된다. 이러한 기판의 Si 사용을 억제하고 깨끗한 재결합면을 형성하기 위하여 비정질 Si을 열탈착온도 보다 낮은 온도에서 기판에 얇게 증착하여 열탈착과정에서 비정질 Si과 SiO2의 반응을 유발하여 기판의 Si의 소모를 억제하였다. 비정질 Si의 두께가 2.5 Å에서 가장 깨끗한 재결합면을 가짐을 확인하였다.
깨끗한 재결합면을 형성한 Si 기판위에 Ge을 성장하였다. Si과 Ge의 격자상수 차이로 인하여 임계두께가 ~ 3 mono-layer(ML)이고 그 이상의 두께에서는 3-Dimension(3D)형태로 성장하게 된다. Ge의 성장 온도를 400℃로 낮게 유지하고 성장속도 또한 0.1 Å/sec로 매우 느리게 성장시킴으로서 3D의 성장을 2D성장으로 유도하여 매우 평탄한 면을 가지는 Ge층을 성장하였다. 이러한 방법을 이용하여 성장한 Ge/Si 가상기판은 표면의 거칠기가 0.7 nm로 매우 평탄하며 표면에 결함이나 3D의 형성이 없는 깨끗한 표면을 가지고 있어 GaAs성장을 위한 기판으로 사용하기에 적당하다고 판단된다. 또한 Si/Ge 초격자구조를 이용하여 Si기판에 Ge층을 pseudomophic한 성장이 이루어짐을 보였다.
Ge/Si 기판에 Ga dot과 저온 Migration Enhanced epitaxy(MEE)를 GaAs핵형성층으로 GaAs를 성장하였다. Ga dot을 핵형성층으로 이용한 성장에서는 Ge표면에 Ga dot의 형성을 AFM을 이용하여 확인하였으며 Ga dot의 성장시간과 As 초기 성장층의 변화에 따른 GaAs의 성장층을 비교하였다. Ga dot을 이용한 GaAs의 성장에서는 모든 성장 조건에서 구덩이 형태(pits)의 표면 결함과 APD가 다수 발견되었다. 또한 XRD의 반폭치도 570arcsec로 많은 strain이 존재하는 것을 확인하였다. Ga dot이 GaAs성장을 위한 핵형성층으로 제대로 작용하고 있지 않음을 확인하였으나 As 초기 성장층을 사용함으로서 GaAs의 성장시 결함이 줄어드는 것을 확인 할 수 있었다.
저온 MEE를 이용한 성장에서는 각각의 원소들의 셔터 동작 시간과 MEE 주기를 변화시켜 GaAs성장층의 표면을 확인하였다. 저온 MEE시 낮은 온도로 인하여 Ga단일층을 충분히 덮을 수 있을 정도의 As 증착시간이 필요함을 확인하였으며 이러한 조건하에서 APD와 표면의 결함이 없는 깨끗한 표면을 가지는 GaAs층을 성장하였다. SEM과 AFM측정결과에서 표면의 결함이 관찰되지 않았으며 표면 거칠기 1 nm이하의 GaAs층을 형성하였다. 저온 MEE를 사용함으로서 Ge/Si가상기판과 GaAs의 경계면에서 발생한 결함이 모두 MEE층에 의해서 제거 되고 APD와 결함이 없는 깨끗한 GaAs층을 성장하였다. 그러나 strain이 GaAs 성장층에 남아 있어 이를 줄이기 위한 몇 가지 방안을 시도하였다.
GaAs성장과정을 수행하기 전단계로 Ge층의 열처리를 하였다. 열처리 과정은 시료의 두 챔버간의 이동으로 인한 표면의 오염을 제거하고 Ge층의 이중계단구조의 형성을 돕기 위하여 실시하였으며 Ge층의 두께를 고려하여 열처리 공정을 진행하였다. 열처리 과정을 시행한 결과 성장된 GaAs층에서 strain의 감소를 확인할 수 있었다.
초격자 구조와 고온 MEE, 그리고 InAs QD를 사용하여 strain의 변화를 측정하였다. 초격자 구조와 고온 MEE에서는 성장된 GaAs층의 표면 거칠기나 표면에서의 APD에 의한 표면의 결함이 발견되지 않았으며 깨끗한 표면이 그대로 유지되었으나 저온에서 형성한 InAs QD에서는 많은 격자결함이 발생하였다. 그러나 성장층의 strain은 감소하지 않고 그대로 유지되어 초격자구조나 고온 MEE에 의한 효과는 없는 것으로 나타났다.
Ⅲ/Ⅴ비율을 최적화한 경우에서는 XRD 반폭치가 220 arcsec으로 strain이 많이 감소한 우수한 특성을 가지는 GaAs성장층을 얻을 수 있었다.
본 논문의 실험 과정과 결과를 정리하면 Si 기판에 깨끗한 표면을 갖는 GaAs층을 성장하기 위하여 기울어진 방향성을 가지는 Si기판에 얇은 Ge층을 성장하여 Ge/Si 가상기판을 형성하였다. 이 Ge/Si 가상기판에 열처리를 하여 Ge표면의 불순물 제거와 이중계단구조를 형성하고 저온 MEE법과 Ga dot을 사용하여 GaAs 핵형성층을 형성하여 표면 거칠기는 0.7nm로 매우 평탄하며 표면에 APD와 다른 결함이 관찰되지는 않았으며 XRD 반폭치도 220 arcsec로 매우 우수한 특성을 가지는 GaAs층을 성장하였다. 기존의 다른 접급법(1um 이상)에 비하여 매우 얇은 버퍼층(40nm)을 사용하면서 매우 깨끗한 표면을 유지하는 GaAs 성장층을 형성하였다. 이를 태양전지에 이용하여 GaAs/Si tandem 구조를 성장하게 되면 기존의 태양전지에 비하여 월등히 높은 광전류를 가지는 태양전지의 제작이 가능할 것으로 사료된다. 또한 Si 기판에 Ge의 성장시 pseudomorph 성장을 유지하는 기술을 확립함으로써 Ge 채널층을 사용하는 MOS소자의 특성의 향상을 기대할 수 있다.*표시는 필수 입력사항입니다.
전화번호 |
---|
기사명 | 저자명 | 페이지 | 원문 | 기사목차 |
---|
번호 | 발행일자 | 권호명 | 제본정보 | 자료실 | 원문 | 신청 페이지 |
---|
도서위치안내: / 서가번호:
우편복사 목록담기를 완료하였습니다.
*표시는 필수 입력사항입니다.
저장 되었습니다.