본문 바로가기 주메뉴 바로가기
22대 대한민국 국회 국회정보길라잡이 국회의원검색
회원가입 로그인
HOME

정보검색

소장정보 검색

국회도서관 홈으로 정보검색 소장정보 검색
결과 내 검색 동의어 포함
결과 내 검색 동의어 포함

-

목차보기

표제지

목차

논문요약 8

1. 연구목적 10

1) 연구 배경 10

2. TEOS 공정이 베리어 메탈 흡착 미치는 영향 분석 12

1) 비아컨택 공정(Via contact process) 12

2) 베리어 메탈(barrier metal) 흡착 14

3) 텅스텐 컨택 불량 17

4) TEOS 설비 구조 20

5) TEOS 막질의 증착속도 22

3. 실험 24

1) 온도별 TEOS 막질 증착 24

2) TEOS 막질 온도별 스트레스(stress) 계측 25

3) TEOS 막질의 불화수소(Hydrogen Fluoride) 용액에 대한 제거율 확인 30

4) FTIR(fourier transformation infra red) 계측 32

5) TDS(Thermal disorption spectroscopy) 분석 36

6) SIMS(secondary ion mass spectroscopy) 분석 38

4. 결과 분석 및 결론 41

1) 결과 분석 41

2) 결론 42

참고문헌 43

Abstract 45

표목차

표 1-1. TEOS 막질 형성 반응 11

표 2-1. 베리어 메탈 흡착 반응 (Ti/ TiN) 14

표 2-2. 텅스텐 컨택 형성 반응 19

표 2-3. 온도에 따른 TEOS 막질 증착률 22

표 3-1. TEOS 막질 온도별 시료 조건 24

표 3-2. TEOS 막질 증착후 스트레스 계측값 26

표 3-3. TEOS 막질 및 베리어 메탈 증착후 스트레스 계측값 27

표 3-4. STRESS 계측용 PEOX 막질 온도별 시료 증착 조건 28

표 3-5. PEOX 막질 증착후 스트레스 계측값 28

표 3-6. 온도별 PEOX 막질 증착 및 베리어 메탈 흡착 후 스트레스 측정값 29

표 3-7. HF 용액의 SiO2 막질 식각 반응 30

표 3-8. 분광 파장별 원소 결합표 35

표 3-9. TEOS 온도별 시료의 FTIR 측정 결과 35

그림목차

그림 2-1. 베리어 메탈 공정 온도와 저항 관계 15

그림 2-2. 스퍼터링 챔버 구조 및 부대 성분 도식도 15

그림 2-3. 하부 메탈 과 상부 메탈 사이 공정 진행 그림 16

그림 2-4. 텅스텐 컨택 불량으로 인한 수율 저하 맵 17

그림 2-5. 베리어 메탈 불량으로 인한 텅스텐 컨택 불량 18

그림 2-6. 배치 타입 챔버 구조 및 Chuck 구조 21

그림 3-1. TEOS 공정 온도별 불화수소 용액 제거량 표시맵 31

그림 3-2. FTIR 측정 도식도[13] 32

그림 3-3. FTIR 스펙트럼 5점 계측 결과 33

그림 3-4. FTIR 스펙트럼 결과 파장대별 분석 34

그림 3-5. TDS 분석 시스템[15] 36

그림 3-6. TEOS 공정 온도별 시료의 TDS 결과(H2+) 37

그림 3-7. 가속이온과 고체 표면의 상호작용[17] 38

그림 3-8. TEOS 공정 온도별 시료의 SIMS 분석 39

초록보기

TEOS(tetra ethyl ortho silicate)를 분해(dissociation)시켜 화학기상증착법(chemical vapor depositon)으로 실리콘다이옥사이드(SiO₂) 막을 증착하는 공정은 반도체 소자에 있어서 필수적인 절연막(dielectric film)을 제작하는 가장 효율적인 방법이며 널리 쓰이고 있다. 특히 MOS(metal oxide silicon)소자에서 외부배선연결(wire-bonding)시 직접 접촉되는 상부 메탈(metal)과 게이트(gate)단에 메탈배선(metal-contact)으로 바로 연결되는 하부 메탈 등을 절연하는 용도로 사용되는 TEOS 막질은 다른 방식의 실리콘다이옥사이드 막질에 비해 증착속도(deposition-rate)가 빠르고 공정이 간단하기 때문에 광범위하게 메탈전극절연(Intermetal-delectric)용으로 사용된다. TEOS막질의 증착 속도가 공정 온도에 반비례하는 점과 연계하여 챔버(chamber) 내 열을 가하는 히터(heater)의 온도를 390℃에서 350℃ 로 변경하여 공정 속도를 높였다. 그 후 디자인 룰(design-rule)이 조밀한 소자(device)의 웨이퍼(wafer)기준 수율표시맵(yield-composition map)상에서 젓가락 모양의 위치에 다수의 불량 칩(chip)이 발생했다. 이 불량 칩의 TEM(transmission electron microscope) 분석 및 SEM(secondry electron microscope) 사진을 확인하여 메탈 컨택(Via contact)불량에 의한 수율 저하임을 확인했다. 설비의 챔버 내부 세라믹 핀(ceramic-pin)의 위치와 동일한 좌표에서 불량이 확인됨에 따라 TEOS 공정 온도 변화와 베리어메탈(barrier metal)과 TEOS 막질의 흡착(adhesion) 간에 관계가 성립함을 알았다. TEOS 증착 온도를 세 그룹으로 나누어 시료를 제작한 후 막질 내 포함된 화학 성분을 분석하여 이를 뒷받침 했다. 화학 성분 분석에는 TEOS 막질이 후속 베리어 메탈(barrier metal) 공정 진행시 높은 온도에서 기화되는 성분을 알기위해 TDS(thermal disorption spectroscopy) 분석이 사용�瑛만�. FTIR(fourier transformation infra-red)를 통해 그룹별 막질 표면에서 탄소(carbon), 수소(hydrogen) 성분비를 확인했다. 또한 SIMS(secondary ion mass spectroscopy) 분석으로 TEOS 막질 표면에서 내부까지의 탄소,수소,질소(Nitride), 불소(Flourine) 성분을 확인했다.

추천서가 (다양한 추천 자료를 만나보세요)

권호기사보기

권호기사 목록 테이블로 기사명, 저자명, 페이지, 원문, 기사목차 순으로 되어있습니다.
기사명 저자명 페이지 원문 기사목차