본문 바로가기 주메뉴 바로가기
22대 대한민국 국회 국회정보길라잡이 국회의원검색
회원가입 로그인
HOME

정보검색

소장정보 검색

국회도서관 홈으로 정보검색 소장정보 검색

결과 내 검색

동의어 포함

고급검색

인명/단체명

저자정보 상세정보
인명/단체명을 입력하세요.

키워드

  • 대표어

  • 외국어

-

목차보기

표제지

목차

국문초록 12

1. 서론 14

2. 웨이블릿 기반 영상 압축 이론 18

가. 타일 분해 18

나. 이산 웨이블릿 변환 19

1) 필터 뱅크 알고리즘 19

2) 리프팅 이론 20

3) 경계 영역 처리 24

다. 양자화 26

라. 임베디드 블록 부호화 27

1) Tier-1 부호화 28

2) Tier-2 부호화 32

3. 제안한 웨이블릿 기반 영상 압축 프로세서 37

가. 이산 웨이블릿 변환 모듈 38

나. 양자화 모듈 40

다. 비트-평면 부호화와 이진 산술 부호화 모듈 41

4. 제안한 이차원 웨이블릿 변환기 42

가. 무 곱셈기 필터 구조의 차원 웨이블릿의 개요 42

1) Straight forward shift-add algorithm 42

2) Canonical signed recoding 43

3) Cost-Function-based search method 43

4) Pattern Search Method와 Lefèvre 알고리즘 43

나. 리프팅 기반의 CDF 9/7 웨이블릿 변환 44

다. 제안한 1D-DWT의 하드웨어 구조 45

라. 2차원 리프팅 이산 웨이블릿 변환 모듈 48

1) 기존의 Line-Based 웨이블릿 변환 48

2) Block-Based 웨이블릿 변환 49

3) 효율적인 이차원 DWT의 VLSI 구현 50

마. 제안한 2D-DWT의 하드웨어 구조 52

1) Top 블록 52

2) Slave interface 블록 53

3) DWT controller 54

4) DWT 필터 55

5. 제안한 Tier-1 부호화기 56

가. BPC의 연산속도 향상을 위한 제안 방법 57

1) 행 단위 기반의 연산 57

2) Group-of-Column Skipping(GOCS) 기법 57

3) Pass skipping(PS) 기법 59

나. 제안한 BPC의 하드웨어 구조 61

1) 메모리 구성 62

2) 코딩 패스 64

3) 코딩 오퍼레이션(Coding Operation) 67

다. 적응 산술 부호화기의 하드웨어구조 71

1) 확률 예측기 71

2) 구간 갱신 및 정규화 72

3) 코드값 계산 및 정규화 73

4) Arithmetic Coder의 전체 블록 74

6. 제안한 Embedded Compression(EC) 알고리즘 및 구조 77

가. 내장 압축 기술 개요 77

나. 제안 EC 구조의 기본 개념 80

1) 웨이블릿 계수의 분포 특성 80

2) 제안 EC의 기본 아이디어 82

다. LL 그룹을 위한 EC 알고리즘 및 구조 83

1) MHT 기반의 LL 그룹 알고리즘 83

2) Prediction 기반의 LL 그룹 알고리즘 87

라. Non-LL 그룹을 위한 EC 알고리즘 및 구조 92

마. 웨이블릿 비디오 인코더와 제안한 EC 통합 95

7. 제안한 프로세서 구조의 구현 및 성능 97

가. 제안한 DWT의 구현 및 성능 97

1) 1차원 DWT 구현 결과 97

2) 2차원 DWT 구현 결과 98

나. 제안한 BPC의 구현 및 성능 110

다. EC 장치의 구현 및 성능 114

- EC 알고리즘의 시뮬링크 모델 설계 116

- EC 알고리즘의 HDL 코드 생성 및 모델심 시뮬레이션 117

라. 웨이블릿 기반 영상 압축 프로세서의 SoC 구현 및 성능 123

- 검증 환경 124

- 검증 순서 124

8. 결론 131

참고문헌 132

Abstract 138

표목차

표 2.1. 쌍직교 9/7 분해 및 합성 필터 계수 21

표 2.2. 정수 5/3 분해 및 합성 필터 계수 21

표 2.3. 16비트 표시자 심벌 및 코드값 35

표 4.1. 리프팅 필터 계수들의 이진수 표현 46

표 4.2. 리프팅 계수에 알고리즘들을 적용한 경우의 총 Adder costs 47

표 5.1. 컬럼 기반 GOCS 방식의 연산 Clock수 58

표 5.2. 컬럼 기반 GOCS + PS 방식의 연산 Clock수 60

표 7.1. 제안 방식과 기존 방식과의 합성 결과 비교 98

표 7.2. 제안한 방식을 적용하여 복원한 영상들의 PSNR 실험결과 109

표 7.3. 블록 기반 2D-DWT의 디바이스 사용률 109

표 7.4. 고속 BPC를 구현한 ASIC 칩의 주요 특성 113

표 7.5. 제안한 LL 서브밴드용 EC 알고리즘들과 기존 방식의 성능 비교(EC의 압축률＝50%) 119

표 7.6. 제안한 Non-LL 서브밴드용 EC 알고리즘과 GR 방식의 성능 비교(EC의 압축률＝50%) 120

표 7.7. 제안한 LL과 Non-LL EC를 함께 적용한 실험의 성능 평가(EC의 압축률＝50%) 121

표 7.8. EC 장치(MAPFAQ-L+FAQ-NL)의 디바이스 사용률 122

표 7.9. 설계된 웨이블릿 기반 영상 압축 프로세서의 디바이스 사용률 125

표 7.10. 설계된 2D-DWT와 기존 구조와의 비교 126

표 7.11. 설계된 Tier-1 프로세서의 주요 성능 127

표 7.12. 설계된 EC 장치의 주요 성능 127

표 7.14. 설계된 웨이블릿 기반 영상 압축 프로세서의 주요 성능 128

표 7.15. 기존 JPEG2000 부호화 구조들과의 주요 블록별 성능 비교 129

표 7.16. 기존 JPEG2000 부호화 구조들과의 메모리 사용 비교 130

그림목차

그림 2.1. JPEG2000의 부호화 과정 18

그림 2.2. 이차원 웨이블릿 변환의 분할 알고리즘 20

그림 2.3. 리프팅 스텝 22

그림 2.4. 쌍직교 (9,7)/(5,3) 필터에 대한 리프팅 스텝 23

그림 2.5. 중첩된 타일 24

그림 2.6. 점 대칭 확장 25

그림 2.7. 주기적인 대칭 확장 25

그림 2.8. 경계영역 처리를 위한 다양한 방법들 26

그림 2.9. 코드블럭 별 임베디드 블록 부호화 27

그림 2.10. 컨텍스트 형성을 위한 컨텍스트 윈도우 28

그림 2.11. 코드블록에 대한 스캔 29

그림 2.12. 이진 산술 부호화기의 입력 및 출력 30

그림 2.13. 산술 부호화기의 구조 31

그림 2.14. 비율 제어 수행 순서 32

그림 2.15. 표시자 세그먼트 34

그림 3.1. 제안된 웨이블릿 기반 영상 압축 프로세서의 블록도 37

그림 3.2. 블록 기반의 2D-DWT의 과정 39

그림 4.1. 리프팅 방식의 CDF 9/7 DWT 구조 45

그림 4.2. 리프팅 계수들에 제안 방식을 적용한 결과 47

그림 4.3. 일반적인 라인 기반의 9/7 필터 DWT의 구성 48

그림 4.4. 일반적인 블럭 기반의 9/7 필터 DWT의 구성 50

그림 4.5. 효율적인 9/7 필터의 웨이블릿 변환 과정 50

그림 4.6. 웨이블릿 변환을 사용하는 블록 스캔 DWT의 구성 51

그림 4.7. 이차원 DWT에 대한 블록 다이어그램 53

그림 4.8. Slave Interface 블록 구성 54

그림 4.9. DWT Controller 블록 I/O 54

그림 4.10. 효율적인 9/7 웨이블릿 변환 필터의 구조 55

그림 5.1. GOCS 방법의 개념도 56

그림 5.2. 행 단위 연산 57

그림 5.3. Group-of-Coulumn skipping 방식 58

그림 5.4. 세 가지 Pass들의 처리된 계수의 숫자 59

그림 5.5. 제안된 PS 기법 60

그림 5.6. 제안한 BPC의 전체 블록도 61

그림 5.7. Sign, Significant 메모리 구조 62

그림 5.8. a) Stripe 단위로 출력되는 Sig value의 변화 63

그림 5.8. b) 1st stripe의 경우에 사용되는 Sig value register의 구조 63

그림 5.8. c) 2nd stripe의 경우에 사용되는 Sig value register의 구조 63

그림 5.9. Significance propagation pass 블록 다이어그램 64

그림 5.10. Magnitude Refinement Pass 블록 다이어그램 65

그림 5.11. Clean-up pass 블록 다이어그램 66

그림 5.12. Zero coding 블록 다이어그램 67

그림 5.13. Sign coding 블록 다이어그램 68

그림 5.14. Magnitude Refinement Coding 블록 다이어그램 69

그림 5.15. Run-length coding 블록 다이어그램 70

그림 5.16. AC의 Top Block도 71

그림 5.17. 확률예측기(Probability Estimator) 71

그림 5.18. 구간 갱신부 (Interval register) 72

그림 5.19. Code register 부 73

그림 5.20. MQ Coder Core 블록도 75

그림 5.21. MQ Coder Control 블록도 75

그림 5.22. MQ Coder Top 블록도 76

그림 6.1. 버스 컴포넌트 역할의 Embedded Compression 78

그림 6.2. 레나 영상의 LL, LH, HL, HH 밴드의 웨이블릿 계수의 분포 특성 82

그림 6.3. 제안한 EC 알고리즘의 블록 다이어그램 82

그림 6.4. 제안한 EC 알고리즘의 전체 흐름도 84

그림 6.5. 압축된 세그먼트의 형식 84

그림 6.6. 변형된 하다마드 변환 85

그림 6.7. Q value 선택에 대한 블록도 86

그림 6.8. 압축된 스트림을 디코딩 하는 블록도 87

그림 6.9. 화소 기반의 컨텍스트 88

그림 6.10. a) EC 알고리즘의 흐름도 92

그림 6.10. b) 압축된 세그먼트 92

그림 6.11. 제안한 Non-LL 부호화기의 플로우 차트 93

그림 6.12. Non-LL 압축된 세그먼트의 형식 93

그림 6.13. 코드블록의 스트라이프 스캔 순서 94

그림 6.14. 제안한 EC 장치가 통합된 웨이블릿 기반 영상 압축 시스템 96

그림 7.1. 모델 기반의 자동 설계 환경의 설계 플로우 99

그림 7.2. 블록 기반 이차원 DWT의 시뮬링크 모델 102

그림 7.3. 수직과 수평 필터 구성된 이차원 DWT의 내부 구조 103

그림 7.4. 수직 필터와 스케일 블록의 구성 103

그림 7.5. 수평 필터와 스케일 블록의 구성 104

그림 7.6. 수직 필터의 내부 구성 104

그림 7.7. 수평 필터의 내부 구성 104

그림 7.8. 스케일 블록의 내부 구성 105

그림 7.9. DWT의 레퍼런스와 하드웨어 구현 모델 검증 방법 106

그림 7.10. DWT의 레퍼런스와 하드웨어 모델의 출력 결과 비교 검증 106

그림 7.11. DWT 하드웨어 모델의 주파수 성분별 출력 영상 107

그림 7.12. 제어기 및 슬레이브 인터페이스를 포함한 DWT의 시뮬레이션 결과 107

그림 7.13. Lena 영상에 대한 DWT 프로세서의 연산 결과 108

그림 7.14. MATLAB과 ModelSim Simulater 연동을 통한 검증 방법 110

그림 7.15. 양자화된 DWT 계수의 입력으로 한 시뮬레이션 결과 111

그림 7.16. Context와 Decision 출력에 대한 시뮬레이션 결과 111

그림 7.17. 비트-평면 코더의 제어기의 상태에 대한 시뮬레이션 결과 112

그림 7.18. FIFO의 제어에 대한 시뮬레이션 결과 112

그림 7.19. 고속 Bit-Plane Coder 칩의 레이아웃 114

그림 7.20. 서브밴드 별 양자화 스텝 크기 115

그림 7.21. LL 밴드용 EC 알고리즘의 시뮬링크 모델들 116

그림 7.22. MHT_GR_EC와 MAP_FAQ_EC 블록의 Encoder의 내부 구성 117

그림 7.23. Non-LL 밴드용 알고리즘의 시뮬링크 모델들 117

그림 7.24. EC 장치의 레퍼런스와 하드웨어 구현 모델 검증 방법 118

그림 7.25. EC의 레퍼런스와 하드웨어 모델의 출력 결과 비교 검증 118

그림 7.26. ARM과 FPGA 개발 보드를 이용한 검증 환경 123

초록보기

 멀티미디어 기술의 사용이 증가함에 따라 영상 또한 고품질의 압축을 요구하게 되고 있다. 본 논문은 JPEG2000의 효율적인 하드웨어 구현을 위해 고성능 웨이블릿 기반의 영상 압축 프로세서의 구조를 기술하였다. 이 구조는 블록 기반의 2차원 웨이블릿 변환과 병렬 처리를 사용한 EBCOT(Embedded Block Coding with Optimized Truncation)을 사용한다.

대부분의 응용에서 웨이블릿 변환은 많은 메모리 사용을 요구한다. 메모리 사용이 제한되는 경우에는 전체 영상은 작은 블록으로 타일링 되고, 각각의 타일 영상에 독립적인 웨이블릿을 수행한다. 타일 영상들의 가장 자리에서 발생하는 잡음을 제거하기 위해, 보통 점대칭 확장과 주기 확장 방식이 적용된다. 그러나 이러한 왜곡은 타일 영상의 크기가 충분히 크지 않는 한 피할 수 없다.

본 논문에서는, 이러한 왜곡을 제거하고 내부 메모리의 사용이 작은 블록 기반의 이차원 웨이블릿 변환을 사용하였다. 또한 제안한 무 곱셈기의 웨이블릿 필터 구조는 성능의 저하 없이 일반적인 구조에 비해 로직 크기와 전력소모가 크게 감소된다. 제안 비트-평면 코더는 네 개의 샘플을 병렬 처리하고 코딩이 불필요한 샘플들의 그룹을 미리 건너뜀으로써 연산 속도를 증가시켰다. 산술 부호화기는 곱셈기를 사용하지 않는 MQ 코더를 기반으로 구현되어, 연산 부하를 줄이고 단순한 구조를 갖는다. 제안된 영상 압축 프로세서의 동작 속도를 증가시키기 위해 파이프라인 구조를 적용하였다. 외부 메모리 접근과 계산 시간을 줄이기 위해서, 3 쌍의 비트-평면 부호화기와 이산 산술 부호화기를 사용하여 3 개의 코드블록을 병렬 처리하였다. 또한 본 논문에서 제안하는 내장 압축 기술을 이용하여 약간의 화질 열화를 감수하고 웨이블릿 변환에서 요구되는 LL 밴드의 임시 메모리 크기 및 대역폭을 절반으로 감소시켰다. 마찬가지로, 웨이블릿 변환과 비트-평면 부호화 모듈 사이의 코드 블록 메모리의 크기 및 대역폭도 절반으로 줄일 수 있었다.

제안된 웨이블릿 기반 영상 압축 프로세서는 고화질이 요구되는 정지영상 압축 또는 HDTV 카메라, 보안 영상 카메라, 디지털 시네마 등에 적용될 JPEG2000 또는 Motion-JPEG2000의 코프로세서로 사용될 수 있다.

참고문헌 (42건) : 자료제공( 네이버학술정보 )

참고문헌 목록에 대한 테이블로 번호, 참고문헌, 국회도서관 소장유무로 구성되어 있습니다.
번호 참고문헌 국회도서관 소장유무
1 Efficient VLSI architectures for the biorthogonal wavelet transform by filter bank and lifting scheme 네이버 미소장
2 VLSI implementation for one-dimensional multilevel lifting-based wavelet transform 네이버 미소장
3 Flipping structure: an efficient VLSI architecture for lifting-based discrete wavelet transform 네이버 미소장
4 A VLSI architecture for lifting-based forward and inverse wavelet transform 네이버 미소장
5 Combined line-based architecture for the 5-3 and 9-7 wavelet transform of JPEG2000 네이버 미소장
6 "Low-power and high-speed VLSI architecture of 2-D DWT for JPEG2000", in Proc. IEEE Int. Symp.Consumer Electronics, pp. 110-113, September 2004. 미소장
7 Efficient VLSI architectures of lifting-based discrete wavelet transform by systematic design method 네이버 미소장
8 "VLSI Architecture for 2-D 3-Level Lifting-Based Discrete Wavelet Transform", IEICE trans. on Fundamentals. Vol. E87-A, No.1,January 2004. 미소장
9 "An Efficient Line based VLSI Architecture for 2-D Lifting DWT", in Proc. IEEE Int. Midwest Symp. on Circuits and Systems, pp. II-249-252, July 2004. 미소장
10 " Analysis and Architecture Design of Block-Coding Engine for EBCOT in JPEG2000",IEEE Trans. Circuit and Systems for Video Technology, Vol. 13, No.3,pp. 219-230, March 2003. 미소장
11 "Efficient Pass-Parallel Architecture for EBCOT in JPEG2000", in Proc. IEEE Int. Symp. on Circuits and Systems, pp. 773-776, May 2002. 미소장
12 "High Speed Memory Efficient EBCOT Architecture for JPEG2000", in Proc.IEEE Int. Symp. on Circuits and Systems, pp. 736-739, May 2003. 미소장
13 " Parallel High-Speed Architecture for EBCOT in JPEG2000", in Proc. IEEE Int. Conf. on Acoustics, Speech, and Signal Processing, pp. II-481-484, April 2003. 미소장
14 An efficient architecture for two-dimensional discrete wavelet transform 네이버 미소장
15 “A 1440x1080 pixels 30 frames/s motion-jpeg2000 codec for hd movie transmission,” in ISSCC digest of techinical papers, pp. 326–327, Feb. 2004. 미소장
16 "Optimal data transfer and buffering schemes for JPEG2000 encoder," in Proc. IEEE Workshop Signal Process. Syst., 2003, pp. 177-182. 미소장
17 “A New Frame Recompression Algorithm Integrated with H.264 Video Compression,”ISCAS 2007, pp. 1621 - 1624. 미소장
18 Multiple constant multiplications: efficient and versatile framework and algorithms for exploring common subexpression elimination 네이버 미소장
19 Some optimizations of hardware multiplication by constant matrices 네이버 미소장
20 Multiplication by integer constants 네이버 미소장
21 FIR filter synthesis algorithms for minimizing the delay and the number of adders 네이버 미소장
22 “Multiplication by an integer constant,” INRIA, Research Report 4192, May 2001. 미소장
23 The Lifting Scheme: A Custom-Design Construction of Biorthogonal Wavelets 네이버 미소장
24 “Factoring wavelet transforms into lifting steps,” Journal Fourier Anal. Applicat., Vol. 4, 1998. 미소장
25 "Computer architecture, A quantitative approach"; Morgan Kaufmann Publishers, 3rd edition, 2003,ISBN 1-55860-596-7. 미소장
26 "Near-Lossless Complexity-Scalable Embedded Compression Algorithm For cost reduction in DTV receivers", IEEE Trans. Cons. Electr., vol. 46, no. 4,Nov. 2000, pp. 923-933 미소장
27 "A new algorithm and its implementation for frame recompression", IEEE Trans. Cons. Electr., vol. 47, no. 4, Nov. 2001,pp. 847-852. 미소장
28 "A new Frame-recompression Algorithm and its hardware design for MPEG-2 video decoders", IEEE Trans. Circuits Syst. Video Technol., vol. 13, no. 6, Jun. 1998, pp. 529-534. 미소장
29 Multi-mode Embedded Compression Algorithm and Architecture for Code-block Memory Size and Bandwidth Reduction in JPEG2000 System 소장
30 "An embedded compression algorithm integrated with JPEG2000 system for reduction of off-chip video memory bandwidth", CIT 2008, Jul. 2008, pp.571-576. 미소장
31 한국멀티미디어학회지 제15권 제3·4호 목차 네이버 미소장
32 영상 적응형 무손실 영상 압축 소장
33 “무손실 이미지 압축을 위한 컨텍스트 기반 예측 알고리즘,”한국정보과학회 추계학술발표회, 제35권, 제2호, pp. 250-253, 2008. 미소장
34 “Soft” median adaptive predictor for lossless picture compression 네이버 미소장
35 “Lossless Frame Memory Recompression for Video Codec Preserving Random Accessibility of Coding Unit,” IEEE Consumer Electronics, Vol.55, No.4, pp. 2105-2113, 2009. 미소장
36 “화소 단위예측에 의한 무손실 영상 부호화,” 대한전자공학회지, 제43권, 제6호, pp.97-104, 2006. 미소장
37 Low complexity embedded compression algorithm for reduction of memory size and bandwidth requirements in the JPEG2000 encoder 네이버 미소장
38 "Arithmetic Optimization using Carry-save-Adders", DAC, pp. 433-438, 1998. 미소장
39 효율적인 파이프라인 구조를 갖는 JPEG2000 적응산술부호화의 VLSI 설계에 관한 연구 소장
40 A high-performance JPEG2000 architecture 네이버 미소장
41 Low memory and low complexity VLSI implementation of JPEG2000 codec 네이버 미소장
42 124 MSamples/s Pixel-Pipelined Motion-JPEG 2000 Codec Without Tile Memory 네이버 미소장

추천서가 (다양한 추천 자료를 만나보세요)

권호기사보기

권호기사 목록 테이블로 기사명, 저자명, 페이지, 원문, 기사목차 순으로 되어있습니다.
기사명 저자명 페이지 원문 기사목차

권호

기사명 원문보기 기사목차
닫기