본문 바로가기 주메뉴 바로가기
22대 대한민국 국회 국회정보길라잡이 국회의원검색
회원가입 로그인
HOME

정보검색

소장정보 검색

국회도서관 홈으로 정보검색 소장정보 검색

결과 내 검색

동의어 포함

고급검색

인명/단체명

저자정보 상세정보
인명/단체명을 입력하세요.

키워드

  • 대표어

  • 외국어

-

목차보기

표제지

목차

제1장 서론 11

1.1. 반도체의 도입 11

1.2. 반도체의 시장 동향 12

1.3. 비메모리 반도체란? 14

1.4. 신뢰성 특성 분석의 필요성 15

1.5. Low frequency noise 특성 분석의 중요성 16

Reference 17

제2장 Analog IC에서의 PMOSFET의 적용 18

2.1. PMOSFET noise 특성 및 신뢰성 분석의 필요성 19

Reference 21

제3장 PMOSFET 신뢰성 분석의 이론적 배경 22

3.1. trap analysis의 필요성 22

3.1.1. interface state 23

3.1.2. Oxide trap 28

3.1.3. trap이 전기적 특성에 미치는 영향 29

3.2. PMOSFET에 영향을 미치는 stress의 종류 33

3.2.1. NBTI(Negative-bias Threshold instability) stress 33

3.2.2. CHC(Channel hot-carrer) stress 36

3.3. 본 논문의 목적 37

Reference 38

제4장 이론적 배경 41

4.1. Noise란? 41

4.2. 외부에서 발생하는 noise와 내부에서 발생하는 noise 42

4.2.1. 외부에서 발생하는 noise 42

4.2.2. 내부에서 발생하는 noise 42

4.3. Charge pumping method 55

Reference 59

제5장 측정 환경 61

5.1. 1/f noise 측정 61

5.2. NBTI/CHC stress 62

5.3. Charge pumping 63

제6장 측정 조건 설정 64

6.1. 실험 대상 및 조건 64

6.1.1. NBTI stress의 신뢰성 및 1/f noise 평가 64

6.1.2. CHC stress의 신뢰성 및 1/f noise 평가 71

Reference 76

제7장 실험 결과 77

7.1. NBTI stress의 신뢰성 및 1/f noise 측정 77

7.1.1. Gate voltage에 따른 drain current 변화 77

7.1.2. Drain voltage에 따른 drain current 변화 86

7.1.3. NBTI stress 이후의 Flicker noise 변화 91

7.1.4. NBTI stress 이후 charge pumping current 변화 95

7.2. 상온에서의 CHC stress의 신뢰성 및 1/f noise 측정 100

7.2.1. Gate voltage에 따른 drain current 변화 100

7.2.2. Drain voltage에 따른 drain current 변화 110

7.2.3. Flicker noise 변화 114

7.2.4. charge pumping current 변화 119

7.3. 125도에서의 CHC stress의 신뢰성 및 1/f noise 측정 123

7.3.1. Gate voltage에 따른 drain current 변화 123

7.3.2. Drain voltage에 따른 drain current 변화 133

7.3.3. Flicker noise 변화 137

7.3.4. charge pumping current 변화 141

Reference 146

제8장 결론 및 고찰 147

8.1. 동작전압에서의 10% lifetime 147

8.1.1. Length에 따른 동작전압에서의 parameter 별 lifetime 151

8.1.2. oxide trap, interface state 변화 154

8.1.3. breakdown mechanism 155

8.1.4. parameter의 degradation 원인 155

8.2. interface state의 threshold voltage에 미치는 영향 156

8.3. interface state가 GIDL에 주는 영향 158

8.4. Noise current 변화량과 SNR 162

8.5. 고찰 165

Reference 166

ABSTRACT 170

초록보기

 In this work, gate length dependence of NBTI(Negative-bias Temperature Instability) and CHC(Channel-hot-carrier) characteristics in Si based 0.13 ㎛, 0.25 ㎛, 0.5 ㎛, 1.0 ㎛ of PMOSFET is investigated. We found that at short gate length PMOSFET of 0.13㎛, the degradation of CHC stress at room temperature is more effective than degradation of NBTI stress at 125℃. When CHC stress is applied at short gate length PMOSFET, it is occurred not only trapping of holes, but also breaking of Si-H bond by hot-hole as NBTI degradation. Also, generated hydrogens by breaking of Si-H bond are diffusing into gate oxide and breaking SiO₂ bond as NBTI degradation. By these degradation, lifetime of CHC stress is decreased tremendously and that becomes similar with lifetime of NBTI stress. We will show that lifetime of each stresses, interface state density(Nit),and oxide trap density at quasi Fermi level(Nt(EF)) for comparison these degradations.

추천서가 (다양한 추천 자료를 만나보세요)

권호기사보기

권호기사 목록 테이블로 기사명, 저자명, 페이지, 원문, 기사목차 순으로 되어있습니다.
기사명 저자명 페이지 원문 기사목차

권호

기사명 원문보기 기사목차
닫기