본문 바로가기 주메뉴 바로가기
22대 대한민국 국회 국회정보길라잡이 국회의원검색
회원가입 로그인
HOME

정보검색

소장정보 검색

국회도서관 홈으로 정보검색 소장정보 검색

결과 내 검색

동의어 포함

고급검색

인명/단체명

저자정보 상세정보
인명/단체명을 입력하세요.

키워드

  • 대표어

  • 외국어

-

목차보기

표제지

초록

목차

제1장 서론 9

제1절 연구의 배경 9

제2절 기본적인 bandgap reference의 동작 원리. 12

1. bipolar 트랜지스터의 온도 특성 12

2. 기본적인 bandgap voltage reference의 동작 원리 15

3. 기본적인 bandgap current reference의 동작 원리 17

제2장 기본적인 bandgap reference의 성능적 한계 20

제1절 비선형적 온도 의존성 20

1. error amplifier dc offset 22

2. emitter-base 전압의 비선형적 온도 의존성 24

3. bipolar 트랜지스터 전류 이득에 의한 비선형적 온도 의존성 25

4. bipolar 트랜지스터 베이스 저항에 의한 비선형적 온도 의존성 27

제2절 Bandgap reference의 전기적 잡음. 28

제3장 제안하는 저 잡음 고 정밀 bandgap voltage reference 30

제1절 제안된 bandgap reference의 전체 구조 30

1. PTAT전류 생성 회로 31

2. reference 전류 생성 회로 32

3. bandgap core 33

제3절 Noise reduction technique 38

제4절 Resistor trimming 40

제5절 주요 성분 파라 미터 테이블 41

제4장 Layout 및 모의 실험 결과 42

제1절 Layout 42

제2절 모의 실험 결과 43

제5장 결론 48

제6장 부록 current squaring 회로의 동작 원리. 49

참고 문헌 51

Abstract 53

표목차

표 1. analog to digital converter 비트 별 1LSB 10

표 2. bandgap reference 종류별 특징 및 비교 표 19

표 3. bandgap reference의 error 요소들 21

표 4. bandgap reference noise 분석 표 29

표 5. 주요 파라미터 테이블 41

표 6. Comparison table 47

그림목차

그림 1. 아날로그-디지털 변환기 9

그림 2. CTAT 전압의 생성 12

그림 3. PTAT 전압의 생성 13

그림 4. 기본적인 bandgap voltage reference 구조 15

그림 5. bandgap voltage reference 온도-전압 그래프 16

그림 6. 기본적인 bandgap current reference의 구조 17

그림 7. Opamp의 offset이 존재할 때의 bandgap voltage reference 22

그림 8. Emitter-base 전압의 비선형적 온도 특성 24

그림 9. 사용한 공정에서의 base 전류에 대한 전류 이득 그래프 26

그림 10. 사용한 공정에서의 온도에 대한 전류 이득 그래프 26

그림 11. PNP 트랜지스터의 parasitic base 저항 27

그림 12. bandgap voltage reference의 전기적 잡음 모델 28

그림 13. 제안된 bandgap reference의 전체 구조 30

그림 14. 제안된 PTAT 전류 생성 회로의 구조 31

그림 15. 제안된 reference 전류 생성 회로의 구조 32

그림 16. Bandgap core의 구조 33

그림 17. Current subtraction circuit의 구조 36

그림 18. Current squaring circuit의 구조 36

그림 19. Curvature compensation 전류 생성 절차 37

그림 20. CMOS switch, chopper 39

그림 21. folded cascode amplifier with chopper 39

그림 22. Two stage array 구조 trimming resistor 40

그림 23. 제안하는 bandgap reference의 Layout 42

그림 24. post layout simulation result of reference voltage 44

그림 25. post layout simulation result of reference voltage and... 44

그림 26. monte carlo simulation result of reference voltage (no trimming) 45

그림 27. monte carlo simulation result of reference voltage (two... 45

그림 28. simulation result of noise of the bandgap reference 46

그림 29. Operation of current squaring circuit 49

초록보기

본 논문에서는 고해상도 analog to digital converter를 위한 저 잡음, 고 정밀 bandgap voltage reference를 제안한다. reference 회로의 성능 중 가장 중요한 것들은 바로 낮은 온도 계수(temperature coefficient) 와 저주파 대역의 전기적 잡음이다.

제안된 Bandgap reference 회로는 위 두가지 요소를 개선 하였다. 먼저 낮은 온도 계수를 성취하기 위해서는 BJT Emitter-Base전압의 비선형적 온도의존성을 보상해주어야 하고, bandgap core을 이루는 Error amplifier의 DC offset을 제거해야 하며, 마지막으로 process variation에의한 추가적인 온도 의존성을 상쇄시켜야 한다. 제안된 bandgap reference는 여러가지 회로 기술들을 활용해 위 요소들을 보상하였다. BJT Emitter-Base전압의 비선형적 온도 의존성을 온도에 대해 2차 의존성을 갖는 compensation 전류를 생성하고 bandgap core에 흘려주어 제거하였다. Compensation 전류는 크게 current subtraction 동작과 current squaring 동작을 통해 생성되는데, 위 동작은 모두 process variation에 둔감하다. 두 번 째로 process variation에 의한 온도 특성의 변화를 보상해 주기 위해 trimming resistor를 사용하였다. 마지막으로 error amplifier에 chopping을 적용하여 Error amplifier DC offset을 약화시켰다. Bandgap reference의 저 주파수 전기적 잡음의 근원은 대부분 Error amplifier이므로 chopping 동작을 통해 저주파대역의 전기적 잡음 또한 제거된다. Chopping 동작을 통해 생겨난 리플 과, 고주파 대역으로 변조된 저주파 대역의 전기적 잡음은 RC filter를 통해 제거하였다.

제안된 bandgap reference는 스탠다드 0.13um CMOS 공정의 3.3V 전원 소자로 설계하였으며 레이아웃 사이즈는 0.0534mm²이다. Post layout simulation 결과 제안된 bandgap reference의 – 40° C부터 125° C 사이의 온도 계수는 약 0.64ppm/° C이다. 0.1Hz부터 10Hz사이의 integrated noise는 약 2.7uVrms이다. 제안된 bandgap reference는 상온에서 약 44uA의 전류를 소모한다.

추천서가 (다양한 추천 자료를 만나보세요)

권호기사보기

권호기사 목록 테이블로 기사명, 저자명, 페이지, 원문, 기사목차 순으로 되어있습니다.
기사명 저자명 페이지 원문 기사목차

권호

기사명 원문보기 기사목차
닫기