본문 바로가기 주메뉴 바로가기
22대 대한민국 국회 국회정보길라잡이 국회의원검색
회원가입 로그인
HOME

정보검색

소장정보 검색

국회도서관 홈으로 정보검색 소장정보 검색

결과 내 검색

동의어 포함

고급검색

인명/단체명

저자정보 상세정보
인명/단체명을 입력하세요.

키워드

  • 대표어

  • 외국어

-

목차보기

표제지

목차

국문초록 13

Ⅰ. 서론 15

Ⅱ. 이론적 배경 17

1. Inverter의 정의 및 동작원리 17

1.1. Inverter의 특성 parameter 21

1.2. Unipolar inverter 24

1.3. pMOS inverter의 configuration 및 동작원리 26

Ⅲ. 실험 재료 및 방법 30

1. 실험 재료 30

2. pMOS inverter의 제작 30

3. pMOS inverter의 parameter 측정 및 분석 33

Ⅳ. 결과 및 고찰 34

1. SWCNT TFT 제작 34

1.1. SWCNT TFT structure 34

1.2. SWCNT purity 98% vs 99% 특성 분석 및 비교 38

2. Enhancement-, Depletion-mode SWCNT TFT 제작 40

2.1. SWCNT ink의 wettability를 위한 표면처리 40

2.2. Enhancement-mode, Depletion-mode SWCNT TFT 제작 및 Device parameter 분석 42

2.3. SWCNT channel 영역의 전자주사현미경(SEM) 분석을 통한 Density 변화 관찰 44

3. pMOS Inverter 제작 47

3.1. pMOS Inverter 제작 및 특성 분석 47

3.2. Depletion-mode VTH 조정에 의한 Inverter 특성 변화 측정 및 분석[이미지참조] 50

3.3. High gain Inverter의 Biosignal monitoring에서의 응용 54

3.4. pMOS Inverter의 Ring Oscillator 56

Ⅴ. 결론 58

Ⅵ. 참고문헌 59

ABSTRACT 67

표목차

표 4.1. SWCNT TFT 각 구성층의 두께. 35

표 4.2. Printing 수를 1부터 5까지 증가하였을 때 SWCNT TFT의 device parameter 45

표 4.3. Depletion-load channel의 SWCNT printed layer수가 다를 때의 noise margin 51

그림목차

그림 2.1. (a) 이상적인 inverter의 VTC (b) 상보성 inverter의 cross-section view와 top-view (c) 상보성 inverter의 circuit diagram 19

그림 2.2. 상보성 inverter의 동작원리를 보여주는 그래픽 그림 20

그림 2.3. (a) VTC에서의 inverter gain (b) Inverter의 DC 전압 gain (AV＝|dVOUT / dVIN|)[이미지참조] 23

그림 2.4. Butterfly diagram을 사용한 noise margin (a) kN＝kP으로 대칭인 inverter에서의 noise margin (b) kN, kP가 비대칭인 경우 (kN＞...[이미지참조] 23

그림 2.5. (a) Enhancement load 및 (b) Depletion load 유형의 pMOS inverter의 circuit diagram (c) Enhancement-mode 및 (d) Depletion-... 25

그림 2.7. (a) Enhancement-load pMOS inverter의 circuit diagram (b) Load-line 분석 및 (c) VTC 29

그림 2.6. (a) Depletion-load pMOS inverter의 circuit diagram (b) Load-line 분석 및 (c) VTC에서 VOUT이 결정되는 위치를 보여주는 그래픽[이미지참조] 28

그림 3.1. Unipolar inverter 기반 amplifier circuit의 제조 과정 개념도 32

그림 4.1. (a) SWCNT TFT의 cross-section view (b) Printed unipolar inverter 기반 amplifier circuit의 현미경 image top-view 36

그림 4.2. (a) Ag ink(Hisense) 및 (b) Ag ink(Sigma-Aldrich)의 AFM 3D image (c) Ag ink(Hisense) 및 (d) Ag ink(Sigma-Aldrich)의 thickness 36

그림 4.3. (a) Ag ink(Hisense)를 사용하여 metal-oxide-metal 구조 현미경 image (b) I-V 특성 37

그림 4.4. Bottom-contact 구조와 top-contact 구조를 갖는 SWCNT TFT의 transfer 특성 비교 37

그림 4.5. Channel이 (a) 5layer, (b) 4layer, (c) 3layer, (d) 2layer, (e) 1layer의 98% SWCNT layer로 형성된 SWCNT TFT의 transfer 특성 및... 39

그림 4.6. (a) air plasma 처리된 HfO₂위에서 SWCNT ink, (b) APTES 처리된 HfO₂위에서 SWCNT ink, (c) 처리되지 않은 HfO₂ 위에서 SWCNT ink의... 41

그림 4.7. Inkjet printed SWCNT TFT의 전기적 특성 (a) VTH를 측정하기 위한 linear scale에서 SWCNT TFT의 transfer 특성 측정 (b) Semi-log...[이미지참조] 43

그림 4.8. (a) Printed SWCNT layer 수를 증가하였을 때의 SWCNT의 transfer 특성 및 (b) Output 특성 (VGS＝-2V) (c) Printed layer를 1부...[이미지참조] 46

그림 4.9. (a) SWCNT TFT 기반 inverter의 circuit diagram (b) VDD ＝ 1, 2, 3, 그리고 4V에서의 VTC (c) Inverter의 DC 전압 gain (AV ＝...[이미지참조] 49

그림 4.10. (a) VDD＝2V에서 depletion load channel의 printed layer 수가 다른 VTC (b) Depletion load channel의 printed layer의 함수로서...[이미지참조] 52

그림 4.11. Depletion load channel의 printed layer 수가 (a) 2layer,(b) 3layer, (c) 4layer, (d) 5layer로 증가하였을 때의 noise margin... 53

그림 4.12. Unipolar p-type SWCNT TFT 기반 amplifier의 biosignal 검출 VBias ＝ 1.48V에서 동작하는 (a) 흉부 근육 운동 및 (b) 손가락의 다양한...[이미지참조] 55

그림 4.13. (a) Buffer stage가 있는 SWCNT TFT 기반 pMOS inverter의 ring oscillator circuit diagram (b) VDD ＝ 3V에서 ring oscillator의 출력전압[이미지참조] 57

초록보기

Single-walled carbon nanotubes (SWCNT)는 높은 carrier mobility와 nanotube의 고유한 구조로 인해 우수한 기계적, 열적 특성을 보여준다. 뿐만 아니라 solution 공정이 가능하기 때문에 flexible 전자제품에 적합해 주목을 받고 있다. 또한, 전자, 광학 및 포토닉 응용 분야에서 반도체 나노 물질로 많은 주목을 받고 있다. 이러한 응용을 웨어러블 디바이스 형태로 구현하기 위한 잉크젯 프린팅 기술은 비용 효율적이고 대면적 디바이스 제작에서 큰 가능성을 보여주었다. 하지만, 회로를 설계할 때, SWCNT가 p-type 특성을 보여주기 때문에 상이한 n-type 반도체가 필요하다. 이 과정에서, 두 종류의 서로 다른 반도체 사이의 성능 불균형을 맞추기 위해 복잡한 제조 단계와 더 큰 chip 면적이 필요하게 된다.

Unipolar inverter는 n-type이나 p-type중 한 가지 재료만을 사용하는 inverter이다. Unipolar inverter 제작에 용이한 방법은 enhancement-mode와 depletion-mode를 제작하는 것이다. 두 가지 mode를 만들기 위한 방법으로는 화학적 doping, UV-ozone treatment 또는 dual-gate 구조가 사용된다. 하지만 이런 방법들은 공정 복잡도가 증가한다. 이를 해결하기 위한 enhancement-mode와 depletion-mode를 손쉽게 제조 할 수 있는 방법이 필요하게 된다.

본 연구에서는, inkjet printing된 SWCNT layer의 수를 증가시켜 트랜지스터 모드를 enhancement-mode에서 depletion-mode로 쉽게 조정할 수 있는 inkjet printed p-type SWCNT 트랜지스터 기반 inverter를 제작하기 위한 간편한 방법을 보고한다. Depletion-mode TFT는 channel 영역에서 SWCNT의 printing 횟수를 증가시켜 제작하였다. Printed SWCNT 트랜지스터는 트랜지스터의 모드에 따라 각각 -0.14 ~ 0.38 V 및 0.86 ~ 1.89 cm2 V-1 S-1 범위의 threshold voltage와 mobility를 나타낸다. 이러한 트랜지스터 모드 변경 전략으로, 낮은 작동 전압 (＜ 5 V) 에서 high gain (＞ 40)을 나타내는 inverter기반 증폭 회로(amplifier circuit)가 구현되어 가상 현실 (VR) 및 메타버스 응용에 유용할 호흡 시 흉부 움직임 및 손동작에 의한 근육 움직임을 포함한 실시간 biosignal을 모니터링하였다. 또한 microprocessor, memory에 활용되는 3-stage-ring oscillator 제작을 통해 전자회로에서의 적용을 입증하였다.

추천서가 (다양한 추천 자료를 만나보세요)

권호기사보기

권호기사 목록 테이블로 기사명, 저자명, 페이지, 원문, 기사목차 순으로 되어있습니다.
기사명 저자명 페이지 원문 기사목차

권호

기사명 원문보기 기사목차
닫기