본문 바로가기 주메뉴 바로가기
국회도서관 홈으로 정보검색 소장정보 검색

결과 내 검색

동의어 포함

목차보기

표제지

목차

국문요약 9

Ⅰ. 서론 11

Ⅱ. 이론적 배경 13

1. 박막 트랜지스터 (Thin Film Transistor) 13

2. 전하 트랩 메모리 트랜지스터 (Charge Trap Memory Transistor) 16

2.1. CTM 동작 원리 17

3. 용액 공정 전하 트랩 층 (Solution-processed Charge Trap Layer) 18

Ⅲ. 산화물 반도체 기반 PHPS 전하 트랩 메모리 트랜지스터의 메모리 윈도우 확장 19

1. 연구 개요 19

2. 연구 과정 20

2.1. PHPS 전하 트랩층 형성 20

2.2. IGZO 반도체층 형성 20

2.3. CTM 제작 21

3. 연구 결과 및 고찰 22

3.1. 후처리에 따른 박막의 물리적 특성 22

3.2. 열처리 조건에 따른 TFT, CTM의 전기적 특성 23

3.3. 인듐 비율에 따른 IGZO TFT, CTM의 전기적 특성 25

3.4. UVO와 열처리의 반복 횟수에 따른 TFT와 CTM의 전기적 특성 27

4. 결론 29

Ⅳ. 멀티비트 비휘발성 메모리를 위한 용액 공정 기반 ZAA 전하 트랩층 30

1. 연구 개요 30

2. 연구 과정 31

2.1. ZAA 전하 트랩층 형성 31

2.2. 유기물 반도체 기반 전하 트랩 메모리 제작 31

2.3. 산화물 반도체 기반 전하 트랩 메모리 제작 32

3. 연구 결과 및 고찰 33

3.1. ZAA 전하 트랩층의 화학적/물리적 특성 33

3.2. 유기물 반도체 기반 전하 트랩 메모리의 전기적 특성 37

3.3. 산화물 반도체 기반 전하 트랩 메모리의 전기적 특성 41

4. 결론 44

Ⅴ. 결론 45

참고문헌 47

ABSTRACT 54

출판논문 57

학회발표목록 57

표목차

표 3.1. 박막 종류에 따른 두께 22

그림목차

그림 2.1. 일반적인 TFT의 구조 13

그림 2.2. 전달 특성 곡선 (Transfer characteristic curve) 13

그림 2.3. InGaZn의 비율에 따른 IGZO 특성 14

그림 2.4. (a) 플로팅 게이트 메모리와 (b) 전하 트랩 메모리 16

그림 2.5. 일반적인 CTM의 구조와 그 동작 원리 17

그림 3.1. 열처리 조건에 따른 TFT, CTM의 전달 특성 곡선 (a) IGZO(500℃)-TFT, (b) IGZO(300℃)-CTM, (c) IGZO(500℃)-TFT,... 23

그림 3.2. IGZO(9:2:1) (a) TFT, (b) CTM의 전달 특성 곡선과 (c) 메모리 전류 유지 특성 25

그림 3.3. UVO와 열처리 반복 횟수에 따른 TFT와 CTM의 전달 특성 곡선 (a) 반복 횟수 1의 TFT, (b) 반복 횟수 2의 TFT, (c) 반복 횟수 1의 CTM,... 27

그림 4.1. (a-c) 스핀 코팅을 이용한 ZAA 전하 트랩층의 제작 과정 33

그림 4.2. ZAA 전하 트랩층의 XPS 분석 결과 (a) C1s, (b) O1s, (c) Zr3d, (d) 실온 건조 ZAA의 O1s,... 34

그림 4.3. ZAA의 열처리 온도에 따른 (a) FTIR 분석 결과와 (b) 두께, 유전상수 35

그림 4.4. (a) PD-TFT의 전달 특성 곡선, (b) PD-CTM의 구조, (c) ZAA를 상온에 건조한 PD-CTM와 (d) 200℃와 (e) 300℃에 열처리한... 37

그림 4.5. (a) PD-TFT의 전류 유지 특성, (b) PD-CTM₂₀₀의 전류 유지 특성 39

그림 4.6. (a) PD-CTM RT의 전달 특성 곡선, (b) 4가지 Programming 전압(-90V, -65V, -40V, +90V)에 따른 메모리 상태 40

그림 4.7. (a) Ox-TFT의 전달 특성 곡선, (b) Ox-CTM 소자 구조, (c) ZAA를 상온에 건조한 Ox-CTM와... 41

그림 4.8. Ox-CTMRT의 전류 유지 특성[이미지참조] 43

초록보기

 빅데이터, 클라우드 컴퓨팅의 발전으로 NAND 적합성과 멀티비트 저장이 가능하여 높은 집적도를 가지는 전하 트랩 메모리의 중요성이 높아지고 있다. 전하 트랩 메모리는 절연체인 전하 트랩층을 이용해 정보를 저장하는 소자로, 이를 저가로 제작하기 위한 용액 공정 기반 전하 트랩층에 대한 연구가 다수 진행되었다. 하지만 공정 과정에서 요구되는 높은 열처리 온도로 전하 트랩 특성이 감소하거나, 트랩 층 재료의 고유한 트랩 밀도의 한계로 전하 트랩 메모리의 메모리 윈도우 확장에 어려움이 있다. 더 명확한 메모리 상태의 구분을 위하여, 넓은 메모리 윈도우를 가지는 용액 공정 기반 전하 트랩 메모리에 대한 연구가 필요하다.

본 연구의 전반부에서는 저온 공정 산화물 반도체를 적용한 PHPS 전하 트랩 메모리를 제시하였다. 메모리 트랜지스터의 전기적 특성 최적화를 위하여, IGZO 내 In 비율을 높였으며 스핀 코팅을 통해 형성된 박막을 UV-ozone과 300도 열처리를 이용해 경화하였다. 제작된 전하 트랩 메모리는 쓰기 전압 대비 23%의 메모리 윈도우를 보였으며, 10³초 이후에도 10³의 메모리 전류 점멸비를 유지하였다. 이를 통해 산화물 반도체층의 공정 온도를 낮춤으로써 하부 PHPS 전하 트랩 층에 미치는 온도로 인한 영향을 감소시켜 전하 트랩 메모리의 메모리 윈도우를 확장할 수 있음을 보였다.

본 연구의 후반부에서는 용액 공정 기반의 zirconium acetylacetonate(ZAA) 전하 트랩 층의 전하 트랩 특성을 밝혔고 이를 적용하여 멀티비트 구현이 가능한 p타입 유기물 반도체 기반 전하 트랩 메모리를 제시하였다. 또한 n타입 산화물 반도체 기반 ZAA 전하 트랩 메모리를 제작하였다. 전하 트랩 층은 ZAA 용액을 스핀코팅한 후 상온에 건조하거나 열처리하여 형성하였으며 XPS, FTIR 분석을 통해 열처리 온도에 따른 화학적 특성을 밝혀내었다. 또한 이러한 특성이 전하 트랩 메모리의 메모리 윈도우에 미치는 영향을 밝혀내었다. 제작한 p타입 유기물 반도체는 쓰기 전압 대비 80%의 메모리 윈도우를 보였으며 10³초 이후에도 10⁴ 이상의 메모리 전류 점멸비를 유지했다. 제작한 전하 트랩 메모리는 '00', '01', '10', '11'의 멀티 비트 구현이 가능함을 확인하였다. n타입 산화물 반도체는 쓰기 전압 대비 18%의 메모리 윈도우와 10³초 이후에도 10³의 메모리 전류 점멸비를 유지함을 보였다.

이와 같이 본 논문에서는 상부 IGZO층의 공정 온도를 낮추거나 ZAA 전하 트랩층을 도입하여 메모리 윈도우를 향상시키고 멀티비트를 구현하였다. 본 연구는 간소화된 공정 과정으로 저가의 멀티비트 메모리 트랜지스터를 제작하는데 기여할 것으로 기대된다.