본문 바로가기 주메뉴 바로가기
22대 대한민국 국회 국회정보길라잡이 국회의원검색
회원가입 로그인
HOME

정보검색

소장정보 검색

국회도서관 홈으로 정보검색 소장정보 검색

결과 내 검색

동의어 포함

고급검색

인명/단체명

저자정보 상세정보
인명/단체명을 입력하세요.

키워드

  • 대표어

  • 외국어

-

초록보기

본 논문에서는 선형성이 개선된 5MHz의 샘플링 주파수를 가지는 10-비트 디지털/아날로그 변환기를 제안한다. 제안하는 디지털/아날로그 변환기는 10-비트 R-2R 기반 디지털/아날로그 변환기, rail-to-rail 입력 범위의 차동 전압증폭기를 이용하는 출력버퍼, 그리고 바이어스 전압을 위한 밴드-갭 기준전압 회로로 구성된다. R-2R 디지털/아날로그 변환기의 2R 구현에 스위치를 위해 사용되는 인버터의 turn-on 저항 값을 포함하여 설계함으로 선형성을 개선시킨다. DAC의 최종 출력 전압 범위는 출력버퍼에 차동전압증폭기를 이용함으로 R-2R의 rail-to-rail 출력 전압으로부터 2/3×VDD로 결정된다. 제안된 디지털/아날로그 변환기는 1.2V 공급전압과 1-poly, 8-metal을 이용하는 130nm CMOS 공정에서 구현되었다. 측정된 디지털/아날로그 변환기의 동적특성은 9.4비트의 ENOB, 58dB의 SNDR, 그리고 63dBc의 SFDR이다. 측정된 DNL과 INL은 –/+0.35LSB 미만이다. 제작된 디지털/아날로그 변환기의 면적과 전력소모는 각각 642.9 × 366.6㎛²과 2.95mW이다.

This paper proposes 5-MS/s 10-bit digital-to-analog converter(DAC) with the improved linearity. The proposed DAC consists of a 10-bit R-2R-based DAC, an output buffer using a differential voltage amplifier with rail-to-rail input range, and a band-gap reference circuit for the bias voltage. The linearity of the 10-bit R-2R DAC is improved as the resistor of 2R is implemented by including the turn-on resistance of an inverter for a switch. The output voltage range of the DAC is determined to be 2/3×VDD from an rail-to-rail output voltage range of the R-2R DAC using a differential voltage amplifier in the output buffer. The proposed DAC is implemented using a 1-poly 8-metal 130nm CMOS process with 1.2-V supply. The measured dynamic performance of the implemented DAC are the ENOB of 9.4 bit, SNDR of 58 dB, and SFDR of 63 dBc. The measured DNL and INL are less than +/-0.35 LSB. The area and power consumption of DAC are 642.9 × 366.6 ㎛² and 2.95 mW, respectively.

권호기사

권호기사 목록 테이블로 기사명, 저자명, 페이지, 원문, 기사목차 순으로 되어있습니다.
기사명 저자명 페이지 원문 목차
ISM 2.45GHz/5.8GHz 이중대역 특성을 위한 십자형 평판 모노폴 안테나의 구조 변경 심재륜, 전중창 pp.13-18

고조파 억제를 위한 CPW급전 슬롯 안테나 설계 여준호, 이종익 pp.19-25

이동 로봇 군집 제어를 위한 퍼지 보상 PID제어기 배기현, 최영규 pp.26-34

유전 알고리즘 기반 귀납적 학습 환경에서 다중 분류기 시스템의 구축을 위한 메타 학습법 김영준, 홍철의 pp.35-40

원거리 입체촬영용 카메라 축간거리 조절을 위한 퍼지추론 시스템 변기식, 오세웅, 김관형, 김민, 김현조 pp.41-49

수중 네트워크의 전파 비대칭성을 고려한 BTB-TDMA 성능 분석 조아라, 윤창호, 임용곤 pp.50-60

GSC 기반 빔포밍을 위한 주파수 밴드별 전력비 분포의 혼합 가우시안 모델을 이용한 목표 음성신호의 검출 장형욱, 김영일, 정상배 pp.61-68
타이밍 지터 환경에서 MHP 펄스를 이용한 M진 초광대역 시스템의 성능분석 황준혁 pp.69-76

다중 사용자 거대 다중 안테나 네트워크에서의 사용자 및 안테나 선택 기법 반태원, 정무웅, 정방철 pp.77-82

무선 메쉬 네트워크에서 라우터 노드 배치를 위한 타부 서치 알고리즘 장길웅 pp.83-90

셀룰러 망에서 그린 기지국을 위한 저전력 핸드오버 방안 박상준 pp.91-96

PMIPv6기반의 분산 이동성 관리 방식의 성능 평가에 관한 연구 위성홍, 장재신 pp.97-105

통계적 특징 기반 인공신경망을 이용한 온라인 서명인식 박승제, 황승준, 나종필, 백중환 pp.106-112

혼합 필터링 기반의 영화 추천 시스템에 관한 연구 정인용, 양새동, 정회경 pp.113-118

항만 컨테이너 시뮬레이션을 위한 대규모 3D 가시화 시스템 개발 옥수열 pp.119-126

깊이 정보 확장과 메쉬 구성을 이용한 DIBR 기반 다시점 중간 영상 화질 향상 방법에 관한 연구 박경신, 김지성, 조용주 pp.127-135

리눅스 환경에서 파일 시스템들의 블록 쓰기 연산 성능 분석 최진오 pp.136-140

온라인 마케팅 전략을 위한 SNS와 Web기반 BDAS(Big data Data Analysis Scheme) 설계 정이나, 이병관, 박석규 pp.141-148

개선된 선형성을 가지는 R-2R 기반 5-MS/s 10-비트 디지털-아날로그 변환기 정동길, 박상민, 황유정, 장영찬 pp.149-155

소자 파라미터에 따른 비대칭 DGMOSFET의 문턱전압이하 스윙 분석 정학기 pp.156-162

10 nm이하 비대칭 이중게이트 MOSFET의 하단 게이트 전압에 따른 터널링 전류 분석 정학기 pp.163-168

HEVC 부호기를 위한 효율적인 SAO의 저면적 하드웨어 설계 조현표, 류광기 pp.169-177

UHD 영상을 위한 고성능 HEVC 디블록킹 필터 설계 박재하, 류광기 pp.178-184

원자력 안전등급 제어기기의 통신망을 위한 통신보드 설계 이동일, 류광기 pp.185-191

Q, R, S 피크 변화에 따른 개인별 ECG 신호의 패턴 분석 조익성, 권혁숭, 김주만, 김선종, 김병철 pp.192-200

MSER-b 이진화 기법을 이용한 스마트폰 문서 이미지 보정 기법 유영중, 문상호, 박성호 pp.201-207

참여와 공유의 정신을 구현한 스마트시대의 이러닝 학습 모델 QBS 박재천, 이두영, 양제민 pp.208-220

인터넷망 상호접속의 국내 주요이슈 도출과 이슈별 개선방안 정충영, 변재호 pp.1-12

시스템분석 설계를 위한 그래픽 모델링 능력 측정 헤타라더 낸시, 강신철, 이재광 pp.221-229

Salt & Pepper 잡음 환경에서 방향성 마스크를 이용한 메디안 필터에 관한 연구 홍상우, 김남호 pp.230-236

복합잡음 환경에서 변형된 공간 가중치 필터에 관한 연구 권세익, 김남호 pp.237-243

전투 시스템 생존성 분석을 위한 3차원 관통 해석 프로그램 개발 : 전차 모델을 대상으로 황훈규, 이재웅, 이장세, 박종서 pp.244-250

참고문헌 (8건) : 자료제공( 네이버학술정보 )

참고문헌 목록에 대한 테이블로 번호, 참고문헌, 국회도서관 소장유무로 구성되어 있습니다.
번호 참고문헌 국회도서관 소장유무
1 D. Marche, and Y. Savaria, “Modeling R-2R Segmented-Ladder DACs,” in IEEE Transactions on Circuits and Systems, vol. 57, no. 1, pp. 31-43, Jan. 2010. 미소장
2 D. Marche, Y. Savaria, and Y. Gagnon, “A New Switch Compensation Technique for Inverted R-2R Ladder DACs”, in IEEE International Symposium on Circuits and Systems, pp. 196-199, May. 2005. 미소장
3 M. P. Kennedy, “On the Robustness of R-2R Ladder DAC's”, in IEEE Transactions on Circuits and Systems, vol. 47, no. 2, pp. 109-116, Feb. 2000. 미소장
4 Lei Wang, Y. Fukatsu, and K. Watanabe, “A CMOS R-2R Ladder Digital-to-Analog Converter and Its Characterization”, in Proceeding of the 18th IEEE Instrumentation and Measurement Technology Conference, Hungary, pp. 1026-1031, May. 2001. 미소장
5 H.Y. Lee, Y. J. Hwang, Y. C. Jang, "Active-RC Channel Selection Filter with 40MHz Bandwidth and Improved Linearity", in Journal of the Korea Institute of Information and Communication Engineering, vol. 17, no. 10, pp. 2395-2402, Oct. 2013. 미소장
6 A CMOS bandgap reference circuit with sub-1-V operation 네이버 미소장
7 An Improved Switch Compensation Technique for Inverted R-2R Ladder DACs 네이버 미소장
8 A 10-bit CMOS DAC With Current Interpolated Gamma Correction for LCD Source Drivers 네이버 미소장

추천서가 (다양한 추천 자료를 만나보세요)

권호기사보기

권호기사 목록 테이블로 기사명, 저자명, 페이지, 원문, 기사목차 순으로 되어있습니다.
기사명 저자명 페이지 원문 기사목차

권호

기사명 원문보기 기사목차
닫기