본문 바로가기 주메뉴 바로가기
국회도서관 홈으로 정보검색 소장정보 검색

초록보기

본 논문은 생체 전기 신호 처리를 위한 저전력 고해상도의 재구성 가능한 하이브리드 ADC를 제안한다. 제안하는 ADC는 최상위 비트(MSB)를 처리하는 SAR ADC와 최하위 비트(LSB)를 처리하는 싱글 슬로프 ADC로 구성되어 있다. 싱글 슬로프 ADC의 해상도에 따라 기하급수적으로 증가하는 샘플링 속도 문제를 해결하기 위해, SAR ADC는 8~10비트로 재구성 가능하도록 설계되었으며, 싱글 슬로프 ADC는 4비트 해상도로 구성되었다. 이러한 해상도 재구성을 위해, 싱글 슬로프 ADC의 4비트 디지털 코드를 SARADC의 해상도에 맞추기 위해 비트 이동 연산을 수행하는 비트 이동 방식을 구현하였다. 제안된 ADC는 CMOS 28nm 1-poly 8-metal 공정을 사용하여 설계되었으며, 레이아웃 면적은 1180um × 550um이다. 시뮬레이션 결과에서 전력 소모는 32.7uW로, 이는 아날로그 전력 24.8uW와 디지털 전력 7.9uW를 포함한다. INL/DNL은 각각 ±1.5LSB / ±1.5LSB이다. ENoB와 FoM은 각각 11.9비트와 25.6fJ/step으로 측정되었다.

권호기사

권호기사 목록 테이블로 기사명, 저자명, 페이지, 원문, 기사목차 순으로 되어있습니다.
기사명 저자명 페이지 원문 목차
양극 산화 알루미늄 (AAO) 템플릿을 이용한 유기전기발광소자용 외부광추출 필름 = External light extraction film for organic light-emitting diodes using AAO template 김진화, 성백상, 한소라, 김다솔, 우승완, 이주호, 부소영, 김현빈, 박재용, 박소미, 백승요, 주철웅, 이재현, 이종희 p. 127-134

유기발광다이오드의 광효율 향상을 위한 친환경 외부광추출 필름 = Eco-friendly external light extraction films for enhanced out-coupling efficiency of organic light emitting diodes 한소라, 성백상, 김다솔, 김진화, 우승완, 이주호, 백승요, 원미진, 주철웅, 한주원, 김용현, 김동수, 이재현, 이종희 p. 135-143

싱글 슬로프 비트 이동 방법을 사용한 12~14-bit 재구성 가능 SAR-SS 하이브리드 ADC 설계 = Design of reconfigurable 12~14-bit hybrid SAR-SS analog to digital converter with SS bit shifting method 문철우, 윤광섭 p. 144-150

휘발성유기화합물 제거용 흡착형 활성탄소 섬유필터 개발 및 성능평가 = Development and performance evaluation of adsorption-type ACF for removing VOCs 전동환, 박훈민, 윤달환 p. 151-158

위상천이 디지털 간섭계를 이용한 암호화된 지문 정합 필터 기반의 인증 기법 = Authentication method based on an encrypted finger print matched filter using phase-shifting digital interferometry 전석희, 길상근 p. 159-164

소프트 에러로부터 자동 복구가 가능한 삼중 코어 지연 락스텝 프로세서의 설계 = Design of a delayed triple-core lock-step processor with auto-recovery from soft errors 양성현, 김주호, 이성수 p. 165-171

잡음 지수 향상을 위한 W대역 저잡음 증폭기 연구 = Study of W-band low noise amplifier for enhancing noise figure 김기철, 김병재, 박경열 p. 172-179

빠른 회로 시뮬레이션을 위한 멤리스터의 전류-전압 및 과도 동작 콤팩트 Verilog-A 모델 = Compact Verilog-A model of current-voltage and transient behaviors of memristors for fast circuit simulation 조승명, 오석진, 윤리나, 민경식 p. 180-186

Switching event-triggered control of a ball and beam system based on αε-mapping method Ji-Sun Park, Ho-Lim Choi p. 187-194

2개의 가상영상을 사용하는 저조도 및 역광영상의 라플라스 피라미드 융합 기법 = A Laplace pyramid fusion method for low light and backlit images using 2 virtual images 김진헌 p. 195-203

CAN-FD 프로토콜에서 신뢰성과 보안성이 향상된 인증된 암호화 아키텍쳐 및 하드웨어 엔진의 설계 = Design of a authenticated encryption architecure and hardware engine with improved reliability and security on CAN-FD protocol 이동현, 장가현, 이성수 p. 204-212

참고문헌 (7건) : 자료제공( 네이버학술정보 )

참고문헌 목록에 대한 테이블로 번호, 참고문헌, 국회도서관 소장유무로 구성되어 있습니다.
번호 참고문헌 국회도서관 소장유무
1 S. I. Lim, “Analog Front-End Circuit Design for Bio-Potential Measurement,” J. Institute of Electronics and Information Engineers, vol.50, no.11, pp.130-138, 2013. DOI: 10.5573/ieek.2013.50.11.130 미소장
2 J. Ding, Y. Tang, L. Zhang, F. Yan, X. Gu and R. Wu, “A Novel Front-End Design for Bioelectrical Signal Wearable Acquisition,” IEEE Sensors J., vol.19, no.18, pp.8009-8018, 2019. DOI: 10.1109/JSEN.2019.2917938 미소장
3 H. Yoon, C. Lee, T. Kim, Y. Kwon and Y. Chae, “A 65-dB-SNDR Pipelined SAR ADC Using PVT-Robust Capacitively Degenerated Dynamic Amplifier,” IEEE J. Solid-State Circuits, vol.58, no.4, pp.961-971, 2023. DOI: 10.1109/JSSC.2023.3235521 미소장
4 Y. H. Hwang, Y. Song, J. E. Park and D. K. Jeong, “A Fully Passive Noise-Shaping SAR ADC Utilizing Last-Bit Majority Voting and Cyclic Dynamic Element Matching Techniques,” IEEE Trans. Very Large Scale Integr. (VLSI) Syst., vol.30, no.10, pp.1381-1390, 2022. DOI: 10.1109/TVLSI.2022.3190927 미소장
5 H. Zhang et al., “A 2.5-MHz BW, 75-dB SNDR Noise-Shaping SAR ADC With a 1st-Order Hybrid EF-CIFF Structure Assisted by Unity-Gain Buffer,”IEEE Trans. Very Large Scale Integr. (VLSI) Syst., vol.30, no.12, pp.1928-1932, 2022. DOI: 10.1109/TVLSI.2022.3213365 미소장
6 M. Kim, S. Hong and O. Kwon, “An Area-Efficient and Low-Power 12-b SAR/Single-Slope ADC Without Calibration Method for CMOS Image Sensors,” IEEE Trans. Electron Devices, vol.63, no.9, pp.3599-3604, 2016. DOI: 10.1109/TED.2016.2587721 미소장
7 C. C. Liu, M. C. Huang and Y. H. Tu, “A 12bit 100 MS/s SAR-Assisted Digital-Slope ADC,” IEEE J. Solid-State Circuits, vol.51, no.12, pp. 2941-2950, 2016. DOI: 10.1109/JSSC.2016.2591822 미소장