본문 바로가기 주메뉴 바로가기
22대 대한민국 국회 국회정보길라잡이 국회의원검색
로그인 회원가입 English 국회부산도서관

전체메뉴

HOME

정보검색

소장정보 검색

국회도서관 홈으로 정보검색 소장정보 검색

결과 내 검색

동의어 포함

고급검색

인명/단체명

저자정보 상세정보
인명/단체명을 입력하세요.

키워드

  • 대표어

  • 외국어

-

목차보기

목차

[표제지 등]=0,1,2

제출문=0,3,1

보고서 초록=0,4,1

요약문=0,5,12

목차=0,17,2

제1장 연구개발과제의 개요=1,19,1

제2장 국내외 기술 개발 현황=2,20,1

제1절 국외의 연구 개발 실적=2,20,1

제2절 국내의 연구 개발 실적=2,20,2

제3절 연구결과가 국내외 기술개발현황에서 차지하는 위치=3,21,2

제3장 연구개발수행 내용 및 결과=5,23,1

제1절 1차년도 연구개발수행 내용=5,23,1

1. 고전압 ASIC 설계=5,23,12

2. 150V/300V급 고전압 소자 모델링=17,35,6

3. 150V/300V급 고전압 공정에서 기판 잡음 분석 및 모델링=23,41,9

제2절 2차년도 연구개발수행 내용=32,50,1

1. 150V/250V급 고전압 집적회로의 ESD 보호회로 설계=32,50,11

2. 0.35㎛ CMOS 공정을 사용한 ESD 보호회로 설계=43,61,2

3. 열방출을 위한 Metal Routing=45,63,3

4. IP 회로 설계=48,66,11

제3절 3차년도 연구개발수행 내용=59,77,1

1. 고전압 소자 설계=59,77,14

2. 고전압 소자 모델링=72,90,6

3. 기판 잡음 모델링=78,96,14

4. 고전압 MOS 소자의 열류방정식 및 열방출 Metal Routing=91,109,3

5. Low-Quiescent Current And High Slew-Rate OP-AMP 설계=94,112,2

제4절 4차년도 연구개발수행 내용=96,114,1

1. 고전압 소자 설계=96,114,12

2. 고전압 소자의 열화 특성 연구=108,126,6

3. 60V급 RE LDMOS 설계=114,132,4

4. 기판 잡음 연구=118,136,8

5. IP 설계=126,144,15

6. 응용 시스템 LSI 설계=141,159,10

7. 응용 시스템 LSI 선정 및 규격 설정=151,169,4

제5절 5차년도 연구개발수행 내용=155,173,1

1. 고전압 IP Library 구축=155,173,22

2. PDP 구동 LSI 설계 (Data Driver)=177,195,6

3. PDP 구동 LSI 설계 (Scan Driver)=183,201,6

4. AMOELD 구동 LSI 설계=189,207,13

5. 10-Bit Gray Scale LCD 구동 LSI 설계=202,220,12

제4장 목표 달성도 및 관련 분야에의 기여도=214,232,1

제1절 연구 목표 달성도=214,232,3

제2절 관련 분야에 기여도=217,235,1

1. 기술적 측면=217,235,2

2. 경제 산업적 측면=218,236,1

제5장 연구 개발 결과의 활용계획=219,237,1

제1절 연구개발 결과의 특징=219,237,1

제2절 연구개발 결과의 활용 가능성=219,237,1

제6장 참고문헌=220,238,2

영문목차

[title page etc.]=0,1,9

Summary=0,10,5

Contents=0,15,4

Chapter 1. Outline Of Research=1,19,1

Chapter 2. Technology Trend=2,20,1

Section 1. International Technology Trend=2,20,1

Section 2. Internal Technology Trend=2,20,2

Section 3. Significance Of Research=3,21,2

Chapter 3. Results Of Research=5,23,1

Section 1. First Year Research Attainment=5,23,1

1. High Voltage Asic Device Design=5,23,12

2. 150V/300V High Voltage Device Modeling=17,35,6

3. Substrate Noise Analysis ＆ Modeling Of High Voltage Process=23,41,9

Section 2. Second Year Research Attainments=32,50,1

1. Esd Protection Circuit Design In 150V/250V Hvic=32,50,11

2. Esd Protection Circuit Design Using O.35J(/Rn Cmos Proccss=43,61,2

3. Metal Routing For Hcat Sink=45,63,3

4. Ip Circuit Design=48,66,11

Section 3. Third Year Research Attainments=59,77,1

1. High Voltage Device Design=59,77,14

2. High Voltage Device Modeling=72,90,6

3. Substrate Noise Modeling=78,96,14

4. High Voltage Mos Device Moe1Ing For Heat Sink=91,109,3

5. Low-Quiescent Current And High Slew-Rate Op-AMP Design=94,112,2

Section 4. Fourth Year Research Attainments=96,114,1

1. High Voltage Device Design=96,114,12

2. Analysis Of High Voltage Device Heating=108,126,6

3. 60V급 Rf LDMOS Design=114,132,4

4. Analysis Of Substrate Noise=118,136,8

5. Ip Design=126,144,15

6. Application Specific Lsi System Desigrn=141,159,10

7. Application Specific Lsi System Selection T Specification=151,169,4

Section 5. Fifth Year Research Attainments=155,173,1

1. High Voltage If Library Development=155,173,22

2. Pdp Driver Lsi Design (Data Driver)=177,195,6

3. Pdp Driver Lsi Design (Scan Driver)=183,201,6

4. Amoeld Driver Lsi Design=189,207,13

5. 10-Bit Gray Scale LCD Driver Lsi Design=202,220,12

Chapter 4. Achievement ＆ Contribution=214,232,1

Section 1. Achievement=214,232,3

Section 2. Contribution=217,235,1

1. Technology Contribution=217,235,2

2. Industrial Contribution=218,236,1

Chapter 5. Method Of Practical Use=219,237,1

Section 1. Characteristics Of This Research=219,237,1

Section 2. Method Of Practical Use=219,237,1

Chapter 6. References=220,238,2

칼라목차

jpg

그림 195. 연산중폭기 회로도(a)그림 1에서 사용된 PMOS, NMOS 입력을 가진 연산증폭기 (b) Rail-To-Rail 폴디드 케스코드 입력단을 가진 제안된 연산증폭기=169,187,1

그림 196. 연산증폭기의 다이 사진=169,187,1

그림 197. 연산증폭기의 출력 파형=169,187,1

그림 206. 데이터 구동 IC의 블록도=178,196,1

그림 207. 데이터 구동 IC의 로직 시뮬레이션=178,196,1

그림 216. PDP 스캔 구동 IC의 로직 시뮬레이션 결과=184,202,1

그림 250. 실장 테스트 사진:(a) 가로 줄 패턴 테스트, (b) 세로 줄 패턴 테스트, (c) 윈도우 바탕화면 출력 테스트=213,231,1

이용현황보기

SOC용 고전압 소자 설계, 공정 개발 및 SOC 설계기술 개발. 2단계 이용현황 표 - 등록번호, 청구기호, 권별정보, 자료실, 이용여부로 구성 되어있습니다.
등록번호 청구기호 권별정보 자료실 이용여부
0001080832 621.381 ㄱ373s v.2 서울관 서고(열람신청 후 1층 대출대) 이용중
0001080833 621.381 ㄱ373s v.2 서울관 서고(열람신청 후 1층 대출대) 이용중

추천서가 (다양한 추천 자료를 만나보세요)

권호기사보기

권호기사 목록 테이블로 기사명, 저자명, 페이지, 원문, 기사목차 순으로 되어있습니다.
기사명 저자명 페이지 원문 기사목차

권호

기사명 원문보기 기사목차
닫기