본문 바로가기 주메뉴 바로가기
국회도서관 홈으로 정보검색 소장정보 검색

목차보기

목차

[표제지]=0,1,1

제출문=1,2,1

요약문=2,3,6

Summary=8,9,1

목차=9,10,2

표목차=11,12,1

그림목차=12,13,3

제1장 연구배경 및 목표=15,16,1

제1절 연구배경=15,16,5

제2절 연구 목표=19,20,2

제2장 HPEM 발생장치의 기술개발 현황=21,22,1

제1절 HPEM 환경=21,22,3

제2절 HPEM 발생장치의 종류 및 특성=24,25,10

제3절 HPEM 발생장치의 연구동향=33,34,6

제3장 HPEM의 Target에 대한 영향=39,40,1

제1절 Threshold Power의 이론적 모델=39,40,6

제2절 반도체에 미치는 영향=45,46,10

제3절 Destruction에 관한 예=54,55,5

제4장 HPEM Test의 예=59,60,1

제1절 HPEM Test On PCs=59,60,2

제2절 각종 전자기기가 일으키는 장애=60,61,2

제3절 Susceptibility Threshold Test=61,62,1

제5장 모의실험=62,63,1

제1절 실험목표 및 내용=62,63,2

제2절 실험실 보유장비=64,65,3

제3절 실험계획=67,68,1

제4절 실험장치 구성=68,69,12

제5절 HPEM 모의 실험=79,80,9

제6장 결론=88,89,1

제7장 참고문헌=89,90,1

표목차

[표1] 그림 7의 HPEM 발생장치의 종류 및 특성=27,28,1

[표2] HPEM 발생장치의 일반특성(1)=30,31,1

[표3] HPEM 발생장치의 일반특성(2)=30,31,1

[표4] HPEM 발생장치의 연구동향 : 기관별(미국)=36,37,1

[표5] HPEM 발생장치의 연구동향 : 기관별(러시아, 우크라이나)=37,38,1

[표6] HPEM 발생장치의 연구동향 : 기관별(기타)=38,39,1

[표7] Pulse의 종류 및 특성=45,46,1

[표8] Test용 Semiconductor의 종류=49,50,1

[표9] HPEM이 컴퓨터에 일으키는 장애=59,60,1

[표10] HPEM Test On Electronic Devices=60,61,1

[표11] HPEM 영향과 관련된 실험들의 비교=87,88,1

그림목차

[그림1] Electromagnetic Spectrum=16,17,1

[그림2] Voltage-Current Characteristic Of An Ideal pn-Diode=16,17,1

[그림3] Damage Threshold Power Range=18,19,1

[그림4] Spectral Content Of HPM And UWB=22,23,1

[그림5] HPEM 발생장치의 기본구조=24,25,1

[그림6] Brief History Of HPEM Sources=25,26,1

[그림7] HPEM 발생장치의 종류 및 특성=26,27,1

[그림8] Vircator(1 GW, 25 ns Pulses At 2.65 ㎓)=27,28,1

[그림9] Relativistic Magnetron=28,29,1

[그림10] RBWO(Relativistic Backward-Wave Oscillator)=29,30,1

[그림11] MILO(Magnetically Insulated Line Oscillator)=29,30,1

[그림12] HPEM 발생장치의 특성비교=31,32,1

[그림13] MILO의 기본원리=32,33,1

[그림14] 연도별 HPEM 발생장치의 개발현황=34,35,1

[그림15] HPEM 발생장치의 연구동향 : Figure Of Merit(Pf2)=35,36,1

[그림16] EMP Junction Failure Threshold Equivalent Circuit 과 Current-Voltage Characteristic For The p-n Diode=40,41,1

[그림17] Threshold Power의 이론적 모델(1)=41,42,1

[그림18] Threshold Power의 이론적 모델(2)=42,43,1

[그림19] Bipolar Transistors의 Failure Threshold=43,44,1

[그림20] Nominal Failure Threshold Power=44,45,1

[그림21] Pulse의 모양 및 정의=46,47,1

[그림22] Breakdown과 Destruction=47,48,1

[그림23] BFR, DFR, BT, DT=48,49,1

[그림24] Measurement Setup=49,50,1

[그림25] Waveguide Experimental Setup=50,51,1

[그림26] 10 Separate Channel Schematic=51,52,1

[그림27] NAND Test Setup=52,53,1

[그림28] Breakdown(BFR) And Destrucion(DFR) Of CMOS NAND Devices=52,53,1

[그림29] Destruction(BFR) Of TTL NAND Devices=53,54,1

[그림30] Breakdown And Destruction Threshold Of CMOS And TTL NAND Devices=54,55,1

[그림31] NAND Device With Multiple Destructions=55,56,1

[그림32] Schottky-TTL Destruction(Component Destruction : Resistor)=56,57,1

[그림33] Destruction Of Onchipwires=57,58,1

[그림34] Destruction Of Bondwires=58,59,1

[그림35] HPEM Susceptibility Thresholds In TTL=61,62,1

[그림36] 2.45 ㎓, 1 ㎾ Magnetron=64,65,1

[그림37] 32-36 ㎓, 100 W FWTWT=65,66,1

[그림38] 6-18 ㎓, 50-100 W Helix-TWT=65,66,1

[그림39] 34-36 ㎓, 3 ㎾ Gyro-TWT=66,67,1

[그림40] 10 ㎓, 1 GW Relativistic BWO=66,67,1

[그림41] 고출력 과도전자파 실험장치=68,69,1

[그림42] 전기장 Probe 설계를 위한 시뮬레이션 모델=70,71,1

[그림43] EM 시뮬레이션 Code를 이용하여 얻은 전기장 분포 결과=72,73,1

[그림44] 도파관에서 전기장 Probe로 Coupling되는 출력세기의 비=72,73,1

[그림45] 시뮬레이션을 이용하여 반도체에 인가되는 전기장을 측정하기 측정 Line=73,74,1

[그림46] Probe와 반도체가 위치하는 영역에서의 전기장 세기=74,75,1

[그림47] Closed 도파관으로 구성된 Simulator Setup=75,76,1

[그림48] LED Detector 회로도=76,77,1

[그림49] LED Detector 회로=77,78,1

[그림50] SN7490의 특성=78,79,1

[그림51] SN7442의 특성=78,79,1

[그림52] 동작중인 LED Detector=79,80,1

[그림53] 측정중인 반도체 전압=80,81,1

[그림54] 고출력 전자파가 인가되기 전의 빔 전압과 반도체에 걸리는 전압신호=81,82,1

[그림55] 고출력 전자파가 인가되기 시작할때의 빔 전압과 반도체에 걸리는 전압신호=81,82,1

[그림56] 고출력 전자파가 인가되고 일정시간이 지난후의 빔 전압과 반도체에 걸리는 전압신호=82,83,1

[그림57] 고출력 전자파를 인가한 후 반도체의 Destruction이 발생한후의 빔 전압과 반도체에 걸리는 전압신호=82,83,1

[그림58] 전기장과 Destruction Time과의 관계=84,85,1

[그림59] 전기장의 세기에 따른 1 Pulse 에너지=85,86,1

[그림60] 전기장의 세기에 따른 Destruction(Destruciton) 전체 에너지=85,86,1

[그림61] 전기장세기에 따른 Pulse 에너지 비교=86,87,1