권호기사보기
기사명 | 저자명 | 페이지 | 원문 | 기사목차 |
---|
대표형(전거형, Authority) | 생물정보 | 이형(異形, Variant) | 소속 | 직위 | 직업 | 활동분야 | 주기 | 서지 | |
---|---|---|---|---|---|---|---|---|---|
연구/단체명을 입력해주세요. |
|
|
|
|
|
* 주제를 선택하시면 검색 상세로 이동합니다.
목차
[표제지]=0,1,1
제출문=1,2,1
보고서 초록=2,3,1
요약문=3,4,2
Summary=5,6,2
Contents=7,8,2
목차=9,10,2
제1장 서론=11,12,1
1절. 연구의 목적 및 필요성=11,12,5
2절. 연구 개발의 내용 및 범위=16,17,7
제2장 국내외 기술개발 현황=23,24,3
제3장 연구개발수행 내용 및 결과=26,27,1
1절. 연구 개발의 접근방법=26,27,3
2절. 연구 내용 및 결과 요약=29,30,8
3절. 상세 연구 결과=37,38,1
1. 트렌치 게이트와 자기정렬 Corrugated P-베이스를 이용한 새로운 베이스 저항 제어 사이리스터=37,38,8
2. 고내압 특성을 위한 진성영역과 트렌치 구조를 MOS 구동 사이리스터=45,46,48
3. 1200V 항복 전압 설계 연구=93,94,4
4. 단위공정 기술 설계 및 개발=97,98,16
5. 단위 소자의 Layout 설계=113,114,3
6. Trench Gate CB-BRT의 최대 제어 가능 전류 향상을 위한 설계 변수의 영향 분석=116,117,8
7. 전류포화특성과 턴-오프 특성이 개선된 새로운 전도도 변조 사이리스터=124,125,10
8. 실리콘 식각과 산화막을 이용한 항복전압 개선=134,135,20
9. 3-D 시뮬레이션을 통한 MOS 구동 사이리스터의 특성 향상 효과 분석=154,155,12
10. 고전압 전류 포화를 위한 새로운 EST(Emitter Switched Thyristor) 보호 회로=166,167,15
11. Vce 전압 감지를 통한 전력용 소자의 단락 회로 유지 기능 향상을 위한 새로운 보호 회로=181,182,7
12. 1200V 급 고 신뢰성 MOS 구동 사이리스터 설계 및 제작=188,189,13
4절. 연구성과=201,202,6
제4장 연구개발목표 달성도 및 대외기여도=207,208,1
1절. 연도별 연구목표 및 내용=207,208,1
2절. 연도별 연구개발목표 달성도=208,209,21
제5장 연구개발결과의 활용계획=229,230,1
1절. 타연구에의 응용 및 기업화 추진방안=229,230,2
부록(제목없음)=231,232,1
과제 관련 주요 특허 출원서(제목없음)[원문불량;p.250~265]=231,232,135
특정연구개발사업 연구결과 활용계획서=366,367,1
[첨부1] 연구결과 활용계획서=367,368,8
[첨부2] 기술 요약서=375,376,5
영문목차
[title page etc.]=0,1,5
Summary=5,6,2
Contents=7,8,4
Chapter 1. Introduction=11,12,1
Clause 1. Purpose And Necessity=11,12,5
Clause 2. Subject And Range=16,17,7
Chapter 2. Background=23,24,3
Chapter 3. Research Subject And Result=26,27,1
Clause 1. Approach=26,27,3
Clause 2. Research Subject And Summary of Result=29,30,8
Clause 3. Detailed Result=37,38,1
1. A New BRT With Trench Gate And Self-Aligned Corrugated P-base=37,38,8
2. A New Trench MOS-Gated Thyristor With Intrinsic Region For High Breakdown Voltage=45,46,48
3. The Junction Termination Desingn For 1200V Breakdown Voltage=93,94,4
4. The Development And Design Of Process Technologies=97,98,16
5. The Layout Design Of Unit Device=113,114,3
6. The Analysis Of Designed Parameters For Improvement Maximum Controllable Current Density Of Trench Gate CB-BRT=116,117,8
7. Lateral Anode Switched Thyristor With Current Saturation And Fast Switching=124,125,10
8. The New Junction Termination Method Employing Silicon Trench Filled With Silicon Dioxide=134,135,20
9. The Analysis Of MOS-Gated Thyristor By 3-D Simulation=154,155,12
10. A New Est Protection Scheme For HV Current Saturation=166,167,15
11. A New Protection Scheme By Vice Sensing=181,182,7
12. The Design And Fabrication Of 1200V MOS Gated Thyristor With High Reliability=188,189,13
Clause 4. Product Of The Research=201,202,6
Chapter 4. Achievement And Contribution=207,208,1
Clause 1. Target And Subject(Annual)=207,208,1
Clause 2. Achievement Of The Research Target=208,209,21
Chapter 5. Application Of The Results=229,230,1
Clause 1. Application And Commercialization=229,230,2
[Appendix etc.]=231,232,149
jpg
그림3-9-1. 시뮬레이션에 사용된 트렌치 MOSFET=155,156,1
그림3-9-2. 시뮬레이션에 사용된 일반 MOSFET=156,157,1
그림3-9-3. 트렌치 MOSFET의 I-V 특성=157,158,1
그림3-9-4. 체널 전하의 분포=158,159,1
그림3-10-4. Conventional EST의 스냅-백(Snap-Back) 현상=172,173,2
그림3-10-5. 보호회로가 동작할 때의 EST의 I-V 특성=174,175,1
그림3-10-8. 각각의 Gate 전압에 대한 보호 회로의 동작=177,178,1
그림3-10-9. 각각의 Vth에 대한 EST Gate의 전위=178,179,1
그림3-10-10. Gate 전압(Vg)의 변화에 따른 EST Gate에 인가되는 전위의 변화=179,180,1
그림4-8. 3-D 시뮬레이션을 통한 소자 분석=220,221,1
*표시는 필수 입력사항입니다.
전화번호 |
---|
기사명 | 저자명 | 페이지 | 원문 | 기사목차 |
---|
번호 | 발행일자 | 권호명 | 제본정보 | 자료실 | 원문 | 신청 페이지 |
---|
도서위치안내: / 서가번호:
우편복사 목록담기를 완료하였습니다.
*표시는 필수 입력사항입니다.
저장 되었습니다.