권호기사보기
| 기사명 | 저자명 | 페이지 | 원문 | 기사목차 |
|---|
| 대표형(전거형, Authority) | 생물정보 | 이형(異形, Variant) | 소속 | 직위 | 직업 | 활동분야 | 주기 | 서지 | |
|---|---|---|---|---|---|---|---|---|---|
| 연구/단체명을 입력해주세요. | |||||||||
|
|
|
|
|
|
* 주제를 선택하시면 검색 상세로 이동합니다.
[표지] 1
제출문 2
기술개발사업 최종보고서 초록 3
기술개발사업 주요 연구성과 8
국문 요약문 12
목차 14
제1장 서론 21
제1절 개발기술의 중요성 및 필요성 21
1. 개요 21
2. 기술의 중요성과 파급효과 22
제2절 국내·외 관련 기술 및 시장의 현황 25
1. 국내·외 기술 현황 25
2. 국내·외 시장 현황 30
3. 국내·외 경쟁기관 현황 30
4. 국내·외 지식재산권 현황 31
제3절 기술개발 시 예상되는 기술적·경제적 파급효과 34
1. 기술적 측면 34
2. 경제적·산업적 측면 34
3. 사회적 측면 34
제2장 기술개발 내용 및 결과 36
제1절 최종 목표 및 평가 방법 36
1. 최종 목표 36
2. 정량적 목표 항목의 평가방법 및 평가환경 40
제2절 연차별 개발 내용 및 결과 42
1. Si IPD 공정을 이용한 수동소자 library 구축 42
2. C-band 전력 증폭기 설계 및 특성 평가 44
3. Si trench capacitor 제작 및 특성 평가 49
4. Doherty Power Amplifier용 수동 소자 구현 53
5. Doherty Power Amplifier 설계 및 특성 평가 57
6. Quasi-MMIC GaN 전력 증폭기 성능 분석 및 제품화 기술 개발 63
7. 포락선 변조 시스템 개발 64
제3장 성과 및 향후계획 68
제1절 연구개발 결과 68
1. 연구개발 추진 일정 68
2. 연구개발 추진 실적 69
3. 기술개발 결과의 유형 및 무형 성과 전체를 기재 71
제2절 연구개발 추진 체계 73
제3절 시장현황 및 사업화 전망 75
1. 시장 현황 75
2. 사업화 전망 75
제4절 사업비 사용현황 78
1. 비목별 총괄표 78
2. 참여연구원 79
2. 위탁 및 용역과제 79
제5절 연구개발결과의 활용계획 80
별첨[내용누락;p.80-83] 81
[별첨 1] 자체평가서[내용누락;p.80-83] 81
[별첨 2] 자체보안관리진단표 82
[뒷표지] 84
(그림 1-1) 본 과제의 Quasi-MMIC Doherty 전력 증폭기 개요 22
(그림 1-2) Global availability and planning of the 5G frequency ranges 23
(그림 1-3) 5G trial and commercial spectrum plan 24
(그림 1-4) UMS사의 quasi-MMIC 개념도 28
(그림 1-5) UMS사의 quasi-MMIC GaN HEMT Doherty 전력 증폭기 28
(그림 1-6) Qorvo사의 quasi-MMIC GaN HEMT Doherty 전력 증폭기 28
(그림 1-7) Qorvo사의 3W GaN PA module 29
(그림 1-8) MEC srl의 Quasi-MMIC PA 29
(그림 1-9) GaN MMIC Doherty 전력 증폭기 29
(그림 2-1) 박막 R, L, C library design structure 42
(그림 2-2) 설계 및 제작된 Library 및 IPD 샘플 43
(그림 2-3) R, L, C library 측정 DB 그래프 43
(그림 2-4) 측정된 spiral inductor의 inductance와 Q-factor 44
(그림 2-5) C-band power amplifier 회로도 44
(그림 2-6) OMN impedance 45
(그림 2-7) 설계된 IMN 및 OMN layout 45
(그림 2-8) IPD 기반의 power amplifier 단면도 45
(그림 2-9) 설계된 IPD 기반의 8W power amplifier의 small-signal response 46
(그림 2-10) 설계된 IPD 기반의 8W power amplifier의 large-signal response 46
(그림 2-11) 제작된 8W power amplifier 47
(그림 2-12) 측정된 8W power amplifier의 small-signal response 47
(그림 2-13) 측정된 8W power amplifier의 large-signal response (pulse mode) 48
(그림 2-14) 측정된 8W power amplifier의 large-signal response (CW mode) 48
(그림 2-15) 3차원 Trench Cap. 제작 공정도 49
(그림 2-16) Capacitor의 상부 hole 구조 및 전극 형성 사진 49
(그림 2-17) 제작된 커패시터의 SEM 및 FIB 단면 사진 50
(그림 2-18) PA 적용을 위한 trench capacitor 구조 및 layout design 51
(그림 2-19) 다양하게 설계 및 제작된 trench capacitor 제작 사진 51
(그림 2-20) 제작된 8W power amplifier with trench cap. 51
(그림 2-21) 측정된 8W power amplifier (w trench cap.)의 small-signal response 52
(그림 2-22) 측정된 8W power amplifier (w trench cap.)의 large-signal response 52
(그림 2-23) T-type Wilkinson power divider 53
(그림 2-24) Lumped LC Wilkinson power divider 크기 비교 (a) PI type, (b) T Type 53
(그림 2-25) 설계된 PI-type Wilkinson power divider 특성 54
(그림 2-26) 설계된 T-type Wilkinson power divider 특성 54
(그림 2-27) T-type Wilkinson power divider + phase shifter 55
(그림 2-28) 제작된 Wilkinson power divider와 phase shifter 55
(그림 2-29) 측정된 T-type Wilkinson power divider + phase shifter 특성 55
(그림 2-30) Distributed-type과 lumped-type Doherty combiner 56
(그림 2-31) Doherty power amplifier 회로도 57
(그림 2-32) Offset line을 통한 peaking amplifier의 open-circuit 57
(그림 2-33) Load impedance 58
(그림 2-34) Carrier & peaking amplifier의 전류 크기 58
(그림 2-35) 제작된 Doherty power amplifier ver#1 59
(그림 2-36) 측정된 Doherty power amplifier ver#1의 small-signal response 59
(그림 2-37) 측정된 Doherty power amplifier ver#1의 large-signal response 60
(그림 2-38) 측정된 ACLR 특성 (LTE 20MHz signal) 60
(그림 2-39) 제작된 Doherty power amplifier ver#2 61
(그림 2-40) 측정된 Doherty power amplifier ver#2의 small-signal response 61
(그림 2-41) 측정된 Doherty power amplifier ver#2의 large-signal response 62
(그림 2-42) 측정된 ACLR 특성 (LTE 20MHz signal) 62
(그림 2-43) 측정된 output power at fundamental & 2nd harmonic frequencies[이미지참조] 63
(그림 2-44) 장비 구성도 63
(그림 2-45) 측정된 ACLR data의 예시 64
(그림 2-46) Plastic over mold package 64
(그림 2-47) 전력증폭기의 포락선 변조 시스템 블록 다이어그램 65
(그림 2-48) RF 신호와 포락선 신호 생성을 위한 SDR 하드웨어 장치 (X310) 65
(그림 2-49) 제작된 10Watt 급 diplexer 및 포락선 증폭기 통합 test board 66
(그림 2-50) 주 증폭기의 이중 톤 포락선 변조 시스템 효율 성능 67
(그림 2-51) 도허티 증폭기의 이중 톤 포락선 변조 시스템 효율 성능 67
*표시는 필수 입력사항입니다.
| 전화번호 |
|---|
| 기사명 | 저자명 | 페이지 | 원문 | 기사목차 |
|---|
| 번호 | 발행일자 | 권호명 | 제본정보 | 자료실 | 원문 | 신청 페이지 |
|---|
도서위치안내: / 서가번호:
우편복사 목록담기를 완료하였습니다.
*표시는 필수 입력사항입니다.
저장 되었습니다.
