본문 바로가기 주메뉴 바로가기
22대 대한민국 국회 국회정보길라잡이 국회의원검색
회원가입 로그인
HOME

정보검색

소장정보 검색

국회도서관 홈으로 정보검색 소장정보 검색
결과 내 검색 동의어 포함
결과 내 검색 동의어 포함

-

목차보기

[표지] 1

목차 2

01. 연구 배경 및 목적 3

1.1. 연구 배경 및 필요성 3

1.2. 연구 목적 및 범위 5

1) 가속기 중심 HPL 연구개발 동향 조사 및 구현기술 분석 5

2) 패널 구성 및 재귀적 패널분해 알고리즘 구현 분석 5

3) BLAS 루틴 기반의 패널 LU분해 실행분석 5

02. HPL 개요 및 알고리즘 6

2.1. HPL 개요 6

1) BLAS(Basic Linear Algebra Subprograms) 6

2) BLAS 루틴 기반의 LU 분해 알고리즘 7

3) HPL 입력 매개변수 8

4) HPL 실행 흐름도 10

2.2. HPL 알고리즘 11

1) 패널 분해 알고리즘 11

2) 브로드캐스트 알고리즘 11

3) Look-ahead 알고리즘 11

4) Update 알고리즘 12

5) Backward Substitution 알고리즘 13

6) 선형방정식 해의 잔차 계산 13

7) 2D 블록 순환(block-cyclic) 데이터 분배 방식 13

03. 가속기 중심 HPL 연구 개발 동향 14

3.1. 개요 14

3.2. AMD 가속기 기반 HPL 15

1) AMD 가속기 중심 DGEMM(CALDGEMM) 15

2) 스케줄링 최적화 17

3) 다중 가속기 실행 18

4) 성능 분석 19

3.3. GPU-centric HPL 20

1) 가속기 중심의 데이터 풀링(pulling) 20

2) event-driven thread paradigm 21

3) 스레드 스케줄링 최적화 22

4) 다중 가속기 실행 24

5) 성능 분석 25

3.4. SnuHPL 26

1) 이기종 하드웨어를 고려한 블록순환 데이터 분배 기법 최적화 26

2) 단계별 파이프라이닝을 적용한 멀티스레드 스케줄링 27

3) 다중 가속기 실행 29

4) 성능 분석 29

04. HPL 주요 알고리즘 실행분석 31

4.1. 개요 31

4.2. 패널 구성 33

4.3. 재귀적 패널 LU분해 38

4.4. BLAS 루틴 기반 패널 LU분해 40

1) 로컬 최댓값 저장 HPL_dlocmax(PANEL, N, II, JJ, WORK) 41

2) 로컬 최댓값을 가진 행 전달 44

3) WORK 버퍼를 이용한 로컬 행 교환 48

4) HPL_dscal(Mm1, HPL_rone/WORK[0], Acur, 1) 49

4) HPL_daxpy(Mm1, -WORK[4+jj+1], Acur, 1, Anxt, 1) 51

5) HPL_dger(HplColumnMajor, Mm1, Nm1-1, -HPL_rone, Acur, 1, WORK+4+jj+2, 1, Mptr(Anxt, 0, 1, lda), lda) 53

05. 시사점 56

참고문헌 58

판권기 61

[뒷표지] 62

이용현황보기

가속기 중심의 HPL 구현을 위한 HPL 주요 함수 실행분석 및 개발동향 조사 : 기술보고서 이용현황 표 - 등록번호, 청구기호, 권별정보, 자료실, 이용여부로 구성 되어있습니다.
등록번호 청구기호 권별정보 자료실 이용여부
0002984666 004.11 -23-3 서울관 서고(열람신청 후 1층 대출대) 이용가능
0002984667 004.11 -23-3 서울관 서고(열람신청 후 1층 대출대) 이용가능

추천서가 (다양한 추천 자료를 만나보세요)

권호기사보기

권호기사 목록 테이블로 기사명, 저자명, 페이지, 원문, 기사목차 순으로 되어있습니다.
기사명 저자명 페이지 원문 기사목차