권호기사보기
| 기사명 | 저자명 | 페이지 | 원문 | 기사목차 |
|---|
결과 내 검색
동의어 포함
표제지
목차
제1장. 서론 10
제2장. Microscopic Dynamic Voltage Scaling 기법 12
2.1. Dynamic Voltage Scaling 기법 14
2.2. Microscopic Dynamic Voltage Scaling(DVS) 기법 23
제3장. Microscopic DVS 기반 알고리즘 최적화 기법 38
3.1. Microscopic DVS 기반 알고리즘 최적화 원리 38
3.2. 멀티미디어 연산량 분포 특성에 따른 Microscopic DVS에 의한 전력 절감 효율 분석 41
제4장. MPEG-2 AAC 오디오 디코더 최적화를 위한 허프만 디코딩 알고리즘 분석 55
4.1. 허프만 코딩 기법 56
4.2. 연산 복잡도 해석 68
4.3. 시뮬레이션 및 성능 분석 74
제5장. 실험 및 결과 78
5.1. Microscopic DVS 기법 적용 허프만 디코딩 알고리즘들의 전력 절감 효율 분석 78
5.2. Microscopic DVS 기법 적용을 위한 Linux Driver 구현 83
5.2.1. Intel PXA270 development kit 83
5.2.2. Linux OS 환경 구축 85
5.2.3. 실험 및 결과 92
제6장. 결론 및 검토 95
참고문헌 97
[국문초록] 102
[Abstract] 103
감사의 글 104
Fig. 1. H/W-알고리즘 Collaboration 기반 저전력 멀티미디어 처리 13
Fig. 2. 공급 전압의 변화에 따른 전력과 지연 관계 15
Fig. 3. 동적 전압 변동기법(DVS) 16
Fig. 4. 일반적인 DVS 시스템 구조 17
Fig. 5. 한계 전압에 따른 전력과 지연 관계 18
Fig. 6. 작업부하에 따른 정규화 전력 19
Fig. 7. 공급 전압과 한계 전압에 따른 전력과 전위 지연 관계 21
Fig. 8. MPEG-2 비디오 앨고리즘의 프레임별 연산량 분포의 예 24
Fig. 9. 본 논문에서 제시한 Microscopic DVS 제어기법 적용 예시 25
Fig. 10. 멀티미디어 알고리즘의 통계적 특성에 근거한 프로세서의 최대성능 설정 28
Fig. 11. 이중 레벨과 무한 레벨 프로세서의 전력절감율 비교 31
Fig. 12. 이중 레벨 프로세서에서 MPEG-2 비디오 디코더 수행시 비디오 스트림별 전력 절감율 34
Fig. 13. 이중 레벨 프로세서에서 MPEG-2 AAC 인코더 수행시 오디오 데이터별 전력 절감율 35
Fig. 14. H/W-algorithm 협력을 통한 DVS 기반 저전력 멀티미디어 프로세서 구조 36
Fig. 15. Intel PXA270 프로세서 기반으로 설계한 Microscopic DVS 적용 MSP 시스템을 대상으로 MPEG-2 오디오/비디오 디코더 알고리즘의 전력 절감율 분석 결과... 37
Fig. 16. 알고리즘 최적화 방식에 따른 프레임별 연산량 패턴 및 공급 주파수/전압 예 39
Fig. 17. 멀티미디어 연산량 분포 특성에 따른 Microscopic DVS에 의한 전력 절감 효율 대비 42
Fig. 18. 평균연산량을 갖는 프레임에서의 전력 소모량의 비교 예 43
Fig. 19. 시그마 값이 10, 20일때의 레일리 분포 특성 44
Fig. 20. 평균량을 중심으로 평행이동 된 레일리 분포특성의 적용 예 45
Fig. 21. Sigma 변화에 따른 알고리즘 연산량 분포 특성의 예 46
Fig. 22. DVS 기법 적용시 공급전압 및 주파수 변화 예 47
Fig. 23. Mean50, 45MIPs에 대한 분산량 변화에 따른 연산량 분포특성의 변화 50
Fig. 24. 평균연산량을 50MIPs에서 45MIPS로 낮추었을 때 분산 허용 범위 50
Fig. 25. Mean50, 40MIPs에 대한 분산량 변화에 따른 연산량 분포특성의 변화 51
Fig. 26. 평균연산량을 50MIPs에서 40MIPs로 낮추었을 때 분산 허용 범위 51
Fig. 27. Mean50, 35MIPs에 대한 분산량 변화에 따른 연산량 분포특성의 변화 52
Fig. 28. 평균연산량을 50MIPs에서 35MIPs로 낮추었을 때 분산 허용 범위 52
Fig. 29. 평균 연산량 50MIPs 기준의 평균 연산량 변화에 따른 분산 허용 범위 54
Fig. 30. 심볼 출현 확률에 따른 이진트리 구성 예 59
Fig. 31. 컴팩트화 코드워드 허프만 디코더의 허프만 트리 재구성 예 61
Fig. 32. 컴팩트 코드워드 허프만 디코딩 과정 예 67
Fig. 33. MPEG-2 AAC 오디오 코더내의 허프만 디코딩 플로우 다이어그램 69
Fig. 34. 이진트리 검색 방식대비 컴팩트 코드워드 허프만 디코딩 기법의 상대적 메모리 사용량 및 연산 복잡도 73
Fig. 35. 기존 허프만 디코딩 기법 대비 컴팩트화 코드워드 허프만 디코딩 기법의 상대적 연산 복잡도 75
Fig. 36. 컴팩트 코드워드 비트 수에 따른 이진트리 검색 방식 대비 컴팩트화 코드워드 허프만 디코딩 기법의 연산 복잡도 76
Fig. 37. 순차검색방식과 컴팩트화 코드워드 방식에서의 한 개의 심볼을 찾기 위해 수행되는 평균 DSP 인스트럭션 수의 비교 79
Fig. 38. 최적 이진트리 검색방식과 컴팩트화 코드워드 방식에서 한개의 심볼을 찾기 위해 수행되는 평균 DSP 인스트럭션 수의 비교 80
Fig. 39. PXA 270 프로세서 기반 Sandgate2 개발 보드 블록다이어그램 84
Fig. 40. DVC/DVF driver를 이용한 전압, 주파수 제어 플로우 다이어그램 86
Fig. 41. Interface between Core Processor and PMIC 88
Fig. 42. PXA270 프로세서에 대한 Dynamic voltage control 적용 결과 예 94
*표시는 필수 입력사항입니다.
| 전화번호 |
|---|
| 기사명 | 저자명 | 페이지 | 원문 | 기사목차 |
|---|
| 번호 | 발행일자 | 권호명 | 제본정보 | 자료실 | 원문 | 신청 페이지 |
|---|
도서위치안내: / 서가번호:
우편복사 목록담기를 완료하였습니다.
*표시는 필수 입력사항입니다.
저장 되었습니다.