본문 바로가기 주메뉴 바로가기
22대 대한민국 국회 국회정보길라잡이 국회의원검색
회원가입 로그인
HOME

정보검색

소장정보 검색

국회도서관 홈으로 정보검색 소장정보 검색

결과 내 검색

동의어 포함

고급검색

인명/단체명

저자정보 상세정보
인명/단체명을 입력하세요.

키워드

  • 대표어

  • 외국어

-

목차보기

Title Page

Contents

Abstract 11

Chapter 1. Introduction 13

Chapter 2. Background and Previous Works 16

2.1. General Structure of TSV Repair 16

2.2. Redundant TSV Placement 24

Chapter 3. TSV Coupling Delay Estimation 26

3.1. Conventional TSV Coupling Estimation 26

3.2. Proposed TSV Coupling Delay Estimation 30

3.2.1. Switching directions of TSVs 30

3.2.2. Physical Placement of TSVs 35

3.2.3. Process Variations 38

3.2.4. TSV Chain Forming Algorithm 38

3.3. TSV Coupling Delay for TSV Repair 42

Chapter 4. Proposed TSV Repair Architecture 44

4.1. Initialization 47

4.2. Whitespace Calculation 47

4.3. TSV Grouping 48

4.4. TSV Connection Calculation 52

4.5. Redundant TSV Placement 58

Chapter 5. Simulation Results 61

5.1. Simulation Environment Setup 62

5.1.1. 3D IC Benchmark 62

5.1.2. Clustered Faults Insertion 65

5.1.3. Redundant Analysis 67

5.2. Results of Proposed TSV Repair Architecture 70

5.2.1. TSV Coupling Delay Comparison 70

5.2.2. Simulation Results for TSV Repair Rates 75

5.2.3. Simulation Results for TSV Regular Placement 80

Chapter 6. Conclusions 82

Bibliography 84

국문요약 90

List of Tables

Table 5.1. TSV coupling delay comparison with the worst-case 72

Table 5.2. TSV coupling delay comparison with signal directions 73

Table 5.3. TSV coupling delay comparison in 400㎛×400㎛ 74

Table 5.4. TSV repair rate and wire length comparison in the AES design 75

Table 5.5. TSV repair rate comparison in the PCI design 76

Table 5.6. TSV repair rate comparison for small faults in the AES design 77

Table 5.7. TSV repair rate comparison for small faults in the PCI design 78

Table 5.8. TSV coupling delay for TSV repair in the AES design 79

Table 5.9. TSV repair rate comparison in the regular placement 80

Table 5.10. TSV repair rate comparison for small faults in the regular placement 81

List of Figures

Figure 2.1. Switch-based TSV repair structure 17

Figure 2.2. Shift-based TSV repair structure 18

Figure 2.3. Router-based TSV repair architecture 19

Figure 2.4. Ring-based TSV repair architecture 21

Figure 2.5. Ring-based TSV repair architecture for clustered faults 22

Figure 3.1. TSV coupling RC model 27

Figure 3.2. RLC model of TSV coupling 28

Figure 3.3. Opposite signal possibility for the victim TSV 31

Figure 3.4. TSV coupling with non-neighbouring TSVs 32

Figure 3.5. TSV coupling delay for serially connected TSVs 34

Figure 3.6. 3×3 TSV examples with difference placement 36

Figure 3.7. Coupling delay for the number of aggressors 37

Figure 3.8. TSV Chain Formation 39

Figure 3.9. TSV Chain Example 40

Figure 3.10. TSV coupling example for TSV repair 42

Figure 4.1. Overview of the proposed method 45

Figure 4.2. Subgroup determination for TSV C 49

Figure 4.3. Subgroup merging 50

Figure 4.4. TSV connection example 54

Figure 4.5. TSV coupling example for repair 55

Figure 4.6. pseudocode of the proposed TSV connection method 56

Figure 4.7. Redundant TSV placement example 59

Figure 5.1. TSV placement of AES design in 3D IC 63

Figure 5.2. waveforms of TSV signals 64

Figure 5.3. Clustered fault example 66

Figure 5.4. Example of redundant analysis 69

Figure 5.5. TSV coupling delay calculation method 71

초록보기

 트랜지스터 및 공정의 발달이 점점 어려워지면서 3차원 반도체가 하나의 해결책으로 사용되고 있다. 3차원 반도체는 TSV라고 불리는 비아를 사용해 메탈과 메탈이 아닌 다이와 다이를 연결함으로써 3차원 반도체 구성에 있어 가장 좋은 방법으로 알려져 있다. 3차원 반도체가 발전함에 따라 칩에 사용되는 TSV의 개수도 점점 늘어나게 되고, 이는 TSV간의 거리가 점점 좁혀지는 현상을 발생시킨다. TSV간의 거리가 가까워짐에 따라 칩의 수율을 떨어트리는 문제점이 구체화되고 있다. 첫번째는 TSV간의 커플링에 따른 지연 시간의 증가 문제이다. TSV간의 거리가 좁혀질수록 커플링에 따른 지연 시간이 점점 증가하게 되며 이는 예상되었던 칩의 타이밍 제한을 넘겨 칩의 수율을 감소시키는 영향을 미친다. 두번째는 적층의 불안정에서 오는 TSV 집단 고장 문제이다. 다이를 쌓게 되는 적층 과정은 기존의 2D 방법에 비하여 불안정하여 특히 TSV가 밀집되어 있는 곳에서는 해당 구역의 TSV가 동시에 고장나는 문제가 발생하게 된다. 기존 메모리에서 사용되고 있는 TSV의 경우에는 일정 간격으로 배열되어 있어 동시에 고장나는 문제에 큰 영향이 없지만, 로직을 포함하고 있는 칩의 경우에는 타이밍 제한을 맞추기 위하여 TSV의 밀집도가 구역에 따라 다른 특징을 갖고 있다. 따라서 TSV가 밀집되어 있는 곳에서 집단 고장이 발생하게 되면 이는 칩의 수율을 대폭 감소시키게 된다.

본 논문에서는 불규칙하게 배치된 TSV에서 집단 고장이 발생하는 것을 고려한 TSV 수리 구조와 수리를 위한 리던던트 TSV 배치 방법에 대한 연구를 진행하였다. 리던던트 TSV는 TSV의 수리를 위하여 배치되는 여분의 TSV로 TSV신호를 기존 TSV 뿐만이 아닌 리던던트 TSV로도 통할 수 있도록 구조를 구성하게 된다. 이는 TSV가 고장이 나게 되면 고장난 TSV로의 신호를 차단하고 리던던트 TSV로의 신호를 통과시켜 신호의 전달에 문제가 없도록 하는 수리 기법을 적용시킬 수 있게 한다. 리던던트 TSV는 칩의 공간 제약으로 인해 기존 TSV의 개수보다 많을 수 없으며, 타이밍 제약을 맞추기 위하여 수리할 TSV에 가깝게 배치되는 것이 기본 구조이다. 제안하는 방법은 쉬프트 기반의 구조를 사용하여 타이밍 제약을 충분히 맞출 수 있으면서도 집단 고장에도 충분히 수리가 가능한 방법을 제안한다. 또한 리던던트의 배치 및 TSV간의 연결에서 TSV간의 커플링을 고려함으로써 어떠한 TSV가 수리되더라도 이로 인한 지연 시간 증가가 발생하지 않도록 한다.

제안하는 구조는 실험을 통하여 기존에 사용되는 TSV 수리 기법에 비하여 집단 고장이 발생하였을 때 더욱 높은 수리율을 보이며, TSV를 수리하여 신호의 위치가 바뀌는 상황에서도 커플링을 최소화하여 이로 인한 지연 시간을 줄이도록 하였다.

추천서가 (다양한 추천 자료를 만나보세요)

권호기사보기

권호기사 목록 테이블로 기사명, 저자명, 페이지, 원문, 기사목차 순으로 되어있습니다.
기사명 저자명 페이지 원문 기사목차

권호

기사명 원문보기 기사목차
닫기