본문 바로가기 주메뉴 바로가기
국회도서관 홈으로 정보검색 소장정보 검색

결과 내 검색

동의어 포함

권호기사

권호기사 목록 테이블로 기사명, 저자명, 페이지, 원문, 기사목차 순으로 되어있습니다.
기사명 저자명 페이지 원문 목차
Switched-Capacitor 지연 기법의 새로운 고해상도 DPWM 발생기를 이용한 Dynamic-Response-Free SMPS 임지훈, 박영균, 위재경, 송인채 pp.15-24
High-Performance Variable-Length Reed-Solomon Decoder Architecture for Gigabit WPAN Applications 최창석, 이한호 pp.25-34
트리플 풀다운 산화물 박막트랜지스터 게이트 드라이버 김지선, 박기찬, 오환술 pp.1-7
소자 레이아웃이 n-채널 MuGFET의 특성에 미치는 영향 이승민, 김진영, 유종근, 박종태 pp.8-14
Ethernet을 이용한 저가형 WiMAX RRH 기지국 구현 서성삼, 이현석 pp.35-42
고속 동작에 적합한 위상 내삽기 최적화 설계 기술 황혜원, Elad Alon, 전정훈, 권기원 pp.43-51

참고문헌 (10건) : 자료제공( 네이버학술정보 )

참고문헌 목록에 대한 테이블로 번호, 참고문헌, 국회도서관 소장유무로 구성되어 있습니다.
번호 참고문헌 국회도서관 소장유무
1 Autonomous dual-mode (PAM2/4) serial link transceiver with adaptive equalization and data recovery 네이버 미소장
2 이장우, 유창식, “인덕티 커링 송수신 회로를 한 신호 달 기법,” 자공학회논문지, 제48권 SD편, 제7호, 17-22쪽, 2011년 7월 미소장
3 박형민, 강진구, “상변조를 이용한 력 입출 력 인터페이스 회로” 자공학회논문지, 제48권 SD편, 제2호, 1-6쪽, 2011년 2월 미소장
4 A semidigital dual delay-locked loop 네이버 미소장
5 A fully integrated SiGe receiver IC for 10-Gb/s data rate 네이버 미소장
6 A CMOS multichannel 10-Gb/s transceiver 네이버 미소장
7 P. Larsson, “A 2-1600-MHz CMOS Clock Recovery PLL with Low-Vdd Capability,” IEEE Journal of Solid-State Circuits, Vol. 34, No. 12, pp. 1951-1960, Dec 1999. 미소장
8 A 10-gb/s CMOS clock and data recovery circuit with an analog phase interpolator 네이버 미소장
9 A 2.5 V CMOS delay-locked loop for 18 Mbit, 500 megabyte/s DRAM 네이버 미소장
10 A 20-Gb/s CMOS multichannel transmitter and receiver chip set for ultra-high-resolution digital displays 네이버 미소장