1. 고신뢰 딥러닝 가속기를 위한 저전자파/결함-감내 디지털 회로 설계 [전자자료]

과학기술정보통신부 [편]

일반도서 | 세종 | 과학기술정보통신부 | 2024 | 전자형태로만 열람 가능함 | 전자자료 |

2. Design and tradeoff analysis of a multi-frequency clocking circuit utilizing high-speed carry chains on an FPGAs

Jeong-Gun Lee, Deok-Young Lee

국내기사 | 한국정보기술학회논문지 = The journal of Korean institute of information technology. 제19권 제1호 (2021. 1), p. 71-78 | 한국정보기술학회 | 2021.01.31 |

3. 고신뢰 시스템을 위한 저전자파/결함-감내 디지털 회로 설계 [전자자료]

교육부 [편]

일반도서 | 세종 | 교육부 | 2021 | 전자형태로만 열람 가능함 | 전자자료 |

4. 고신뢰 시스템 설계를 위한 저전자파 비동기 디지털 회로 설계 [전자자료]

과학기술정보통신부 [편]

일반도서 | 세종 | 과학기술정보통신부 | 2018 | 전자형태로만 열람 가능함 | 전자자료 |

5. 비동기식 프로세서 설계 기법을 통한 저전압 동작 특성 분석과 전자기파 방사량 측정 분석 = Analysis on Low-Voltage Operation Behavior and EMI Emission in Asynchronous Processor

오명훈, 김학영, 이정근

국내기사 | 한국정보기술학회논문지. 제12권 제2호 (2014. 2), p.33-40 | 한국정보기술학회 | 2014.02.28 |

6. 비동기식 순차 및 병행 제어 회로의 직접 합성 규칙

박하나, 이정근

국내기사 | 한국정보기술학회논문지. 제11권 제8호 (2013. 8), pp.1-8 | 한국정보기술학회 | 2013.08.31 |

7. FPGA 장치 기반의 비동기식 FIFO 구조 설계 및 성능 평가

이승준, 고영웅, 이정근

국내기사 | 한국정보기술학회논문지. 제9권 제6호 (2011. 6), pp.47-55 | 한국정보기술학회 | 2011.06.30 |

8. Power-delay product optimization of heterogeneous adder using integer linear programming

Sanghoon Kwak ; Jeong-Gun Lee ; Jeong-A Lee

국내기사 | 韓國컴퓨터情報學會論文誌. 제15권 제10호 통권 제79호 (2010년 10월), pp.1-9 | 韓國컴퓨터情報學會 | 2010.10.31 |

9. 향상된 연산시간, 회로면적, 소비전력의 절충관계를 위한 혼합가산기 기반 CORDIC

이병석 ; 이정근 ; 이정아

국내기사 | 韓國컴퓨터情報學會論文誌. 제15권 제2호 통권 제71호 (2010년 2월), pp.9-18 | 韓國컴퓨터情報學會 | 2010.02.28 |

10. 저전력 SoC을 위한 동적 주파수 제어 시스템의 FPGA 프로토타입 설계

정은구 ; 다이아나 마르쿨레수 ; 이정근

국내기사 | 정보과학회논문지 : 컴퓨팅의 실제 및 레터. 제15권 제11호 (2009년 11월), pp.801-805 | 한국정보과학회 | 2009.11.15 |